公开(公告)号：CN1661512A

公开(公告)日：2005-08-31

申请号：CN200410004593.5

申请日：2004-02-24

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏

IPC: G06F1/08

Abstract: 本发明公开了一种SOC架构下的处理器核动态变频装置和方法，该变频装置包括处理器核和为处理器核提供时钟信号的主锁相环和辅助锁相环，用于存储变频系数的变频寄存器与主锁相环连接，时钟切换电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核。时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号。采用本发明的变频装置和方法可以实现处理器核的动态变频，根据变频寄存器中不同的变频系数，该变频装置可以为处理器核提供多种频率的时钟总线，并且实现动态切换，以供系统在不同的负载下使用，达到系统合理利用功耗、节省电能的目的。

公开(公告)号：CN114841102B

公开(公告)日：2025-01-24

申请号：CN202210513312.7

申请日：2022-05-11

Applicant: 中国科学院计算技术研究所

Inventor： 黄俊英 ,  付荣亮 ,  张志敏

IPC: G06F30/331 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/06

Abstract: 本发明提出一种超导二值神经网络加速方法和加速器，包括：获取待运行的神经网络第一层所有的实值权重和实值激活，分别作为当前权重和当前激活，并二值化当前权重和当前激活，得到二值权重和二值激活；将所有二值权重及其对应的二值激活构成的数据对，输入至神经处理单元中的多个同或门，以对各个数据对完成乘法运算；通过纯组合累加并行单元对所有乘法运算结果进行累加，并将累加结果和预设阈值输入至比较器，并将比较结果作为下一层的二值激活，直到得到超导二值神经网络最后一层的比较结果，作为超导二值神经网络的运行结果。本发明使BNN中第一层也可进行二值化计算，且不会损失精度；本发明还避免了反馈环和存储电路，提高超导BNN的性能。

公开(公告)号：CN118631322A

公开(公告)日：2024-09-10

申请号：CN202410785371.9

申请日：2024-06-18

Applicant: 中国科学院计算技术研究所

Inventor： 刘垚圻 ,  韩银和 ,  陈伟 ,  韩佳良 ,  张志敏 ,  胡瑜 ,  李泓辛

IPC: H04B7/185 ,  H04L67/12

Abstract: 本发明公开了一种星载计算系统处理平台及处理方法，应用于智能载荷与卫星星务之间的交互，包括：卫星适配层，用于接收所述卫星星务传来的第一指令，依据平台业务层的第一接口格式将所述第一指令转换成第二指令，所述第二指令为所述智能载荷内部通信的控制指令；平台业务层，用于接收所述第二指令，并依据所述第二指令的内容调用所述智能载荷的微服务功能模块进行业务处理。本发明基于微服务架构开发的星载计算系统处理平台则具备了分布式管理、依照业务单独部署、各业务间具有强隔离性、高容错、快速演化迭代的特性，因此能够更好的满足智能载荷的需求。

公开(公告)号：CN118152090A

公开(公告)日：2024-06-07

申请号：CN202410156325.2

申请日：2024-02-04

Applicant: 中国科学院计算技术研究所

Inventor： 吴萌 ,  李文明 ,  严明玉 ,  张志敏 ,  叶笑春 ,  范东睿

IPC: G06F9/48 ,  G06F9/50 ,  G06F9/38 ,  G06F8/71

Abstract: 本发明提供了一种应用于处理器的流图程序生成方法，其中，流图程序为指示粗粒度数据流架构下计算任务的数据流图，所述粗粒度数据流架构包括执行阵列，所述执行阵列包括多个执行单元，所述方法包括对算子任务执行如下步骤：S1、获取粗粒度数据流架构的参数，所述参数至少包括执行单元个数、可同时支持的并行任务个数；S2、基于算子任务并行计算特征以及所述步骤S1中获取的架构参数，将算子任务划分为一个或多个分任务，其中，分任务个数应小于或等于所述粗粒度数据流架构可同时支持的并行任务个数；S3、将每个分任务进一步划分成多个子任务，每个子任务执行不同的一个或多个功能；S4、按照预设的规则对每个子任务进行流图程序编码。

公开(公告)号：CN115296743A

公开(公告)日：2022-11-04

申请号：CN202210764499.8

申请日：2022-06-29

Applicant: 中国科学院计算技术研究所

Inventor： 王中旗 ,  黄俊英 ,  张志敏 ,  叶笑春 ,  范东睿

IPC: H04B10/25

Abstract: 本发明提出一种光纤通信转接系统，包括光纤通信转接单元，所述光纤通信转接单元配置有光纤通信模块作为通信接口；光纤通信转接单元还包括：Aurora协议IP核模块，与光纤通信模块互联，用于将高速串行数据转化为低速并行数据流；用户逻辑模块，配置为状态机，与Aurora协议IP核模块互联；PCIe协议IP核模块，与用户逻辑模块互联，光纤通信转接单元与上位机之间通过PCIe协议IP核模块进行连接。该光纤通信转接系统作为高速数据传输接口，实现了高速数据传输。

公开(公告)号：CN113361718A

公开(公告)日：2021-09-07

申请号：CN202110689803.2

申请日：2021-06-22

Applicant: 中国科学院计算技术研究所

Inventor： 张阔中 ,  黄俊英 ,  张志敏 ,  唐光明

IPC: G06N10/00

Abstract: 提供一种超导2/4译码器，其包括：第一与门，包括用于接收第二地址位的第一输入端，用于接收取反后的第一地址位的第二输入端，以及用于将数据输出的输出端；第二与门；其包括用于接收取反后的第一地址位的第一输入端，用于接收取反后的第二地址位的第二输入端，以及用于将数据输出的输出端；第三与门，其包括用于接收第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；第四与门，其包括用于接收取反后的第二地址位的第一输入端，用于接收第一地址位的第二输入端，以及用于将数据输出的输出端；其中，第一与门、第二与门、第三与门以及第四与门还包括用于接收时钟信号的时钟端。

公开(公告)号：CN113128165A

公开(公告)日：2021-07-16

申请号：CN202110446390.5

申请日：2021-04-25

Applicant: 中国科学院计算技术研究所

Inventor： 黄俊英 ,  付荣亮 ,  张阔中 ,  叶笑春 ,  张志敏 ,  范东睿

IPC: G06F30/396 ,  G06F30/398

Abstract: 提供一种生成面向超导RSFQ电路的多扇出时钟信号的方法，该方法包括：建立高度P为1的SPL树，高度P为1的SPL树包括单个节点、SPL2以及SPL3，将其存入集合R；根据N计算SPL树的最大高度Pmax；逐层建立SPL树，每次迭代P增加1，直到P>Pmax，其中，高度为P的树由集合R中高度小于P的子树组成，在每次建立SPL树时，根据目标函数，将所建立的SPL树与集合R中高度相同且叶节点数相同的SPL树的目标函数值进行比较，仅将目标函数值最小的树存入集合R；选择集合R中叶节点数为N的树构成最优解；根据最优解确定多扇出时钟信号的由SPL构成的分支路径。

公开(公告)号：CN113095033A

公开(公告)日：2021-07-09

申请号：CN202110442343.3

申请日：2021-04-23

Applicant: 中国科学院计算技术研究所

Inventor： 黄俊英 ,  张阔中 ,  叶笑春 ,  张志敏 ,  范东睿

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398

Abstract: 提供一种用于双时钟架构的超导RSFQ电路的布局方法，所述电路中除输入IO以及输出IO之外的逻辑单元总数为N，布局所述电路的芯片的宽高比为α，所述布局方法包括：基于逻辑深度对N个逻辑单元进行初始布局，包括：计算布局列的参考高度从逻辑深度为1开始依次布置逻辑单元，使得每个逻辑深度的单元按照垂直方向递增的顺序依次布置，且每一列的高度不大于H0，不同的逻辑深度从新的一列开始布置；将单元数小于H0的列依序进行合并，且合并后的列的高度不大于H0；以及移除空的列，并输出N个逻辑单元在芯片上的初始坐标以及可布局的列；基于模拟退火布局框架对初始布局进行扰动和优化。

公开(公告)号：CN112861463A

公开(公告)日：2021-05-28

申请号：CN202110266205.4

申请日：2021-03-11

Applicant: 中国科学院计算技术研究所

Inventor： 张阔中 ,  张志敏 ,  唐光明 ,  黄俊英 ,  付荣亮 ,  叶笑春 ,  范东睿

IPC: G06F30/392 ,  G06F30/398

Abstract: 提供一种用于超导处理器的输入输出控制模块，包括：取指令状态寄存器，用于指示取指令状态或者非取指令状态，以及用于将指令地址输出到内存；读数据等待状态寄存器，用于根据处理器的读数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将读数据地址由暂存转换为输出到内存；读数据状态寄存器，用于指示读数据状态，以及用于将读数据地址输出到内存；写数据等待状态寄存器，用于根据处理器的写数据请求以及取指令状态寄存器由取指令状态转换至非取指令状态，将写数据地址和写数据内容由暂存转换为输出到内存；写数据状态寄存器，用于指示写数据状态，以及用于将写数据地址和写数据内容输出到内存。

公开(公告)号：CN111147045A

公开(公告)日：2020-05-12

申请号：CN201911340498.5

申请日：2019-12-23

Applicant: 中国科学院计算技术研究所

Inventor： 张志敏 ,  唐光明 ,  张阔中 ,  轩伟 ,  瞿佩瑶 ,  杨佳洪

IPC: H03K3/012 ,  H03K5/14 ,  H03K3/86

Abstract: 本发明提出一种超导电路的清零方法及系统，包括：发送清零指令信号至非破坏读出寄存器的指令输入接口，非破坏读出寄存器根据高频局部时钟信号输出数据至第一磁通量子分离器件，第一磁通量子分离器件将输出数据分离为清零信号和触发信号，并将清零信号输入至超导处理器各流水级之间的超导寄存器；输入低频系统时钟信号至第二磁通量子分离器件，第二磁通量子分离器件将低频系统时钟信号拆分为第一低频系统时钟脉冲和第二低频系统时钟脉冲；第一D触发器根据触发信号和第一低频系统时钟脉冲，输出信号脉冲，第二磁通量子分离器件根据信号脉冲和第二低频系统时钟脉冲，输出延时脉冲，非破坏读出寄存器根据延时脉冲进行复位，以停止输出清零信号。