-
公开(公告)号：CN105630727A
公开(公告)日：2016-06-01
申请号：CN201410625903.9
申请日：2014-11-07
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F15/16
Abstract: 本发明实施例提供一种多SoC节点之间的访问方法、装置和系统，通过源SoC节点的片内互连结构接收第一设备发送的访问请求，访问请求中携带访问地址；源SoC节点的片内互连结构根据所述访问地址与片内互连结构扩展单元接口的对应关系，确定与所述访问地址对应的片内互连结构扩展单元接口；源SoC节点的片内互连结构根据所述确定片内互连结构扩展单元接口，将所述访问请求通过片内互连结构扩展单元发送到片间互连结构，并通过所述片间互连结构发送给所述目的SoC节点，源SoC节点的第一设备与所述目的SoC节点的资源在同一地址空间内进行统一编址，提高SoC节点之间的访问效率。
-
公开(公告)号：CN114968487B
公开(公告)日：2025-01-24
申请号：CN202210569933.7
申请日：2022-05-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开一种在虚拟机中进行FPGA动态部分可重构配置方法，包括以下步骤：在虚拟机监视器中处理虚拟机FPGA配置特权指令产生的异常；在虚拟机设备列表中构建虚拟的FPGA配置接口设备节点；在虚拟机操作系统内核中使用Linux FPGA子系统软件代码；在虚拟机操作系统内核中使用FPGA配置驱动程序代码；以及在虚拟机中通过Linux FPGA子系统暴露的接口配置FPGA。
-
公开(公告)号：CN117422027A
公开(公告)日：2024-01-19
申请号：CN202311412377.3
申请日：2023-10-27
Applicant: 中国科学院计算技术研究所
IPC: G06F30/331 , G06F30/34
Abstract: 本发明提出一种面向FPGA的软扫描链设计与使用方法、装置，包括：对DUT的片上内存，插入与其数据位宽相等数量的触发器，并在其读写端口设置控制逻辑模块，依次首尾串联组成面向片上内存的软扫描链；在DUT正常运行时该控制逻辑模块将原始的地址与使能信号直通到片上内存；在DUT暂停运行时，该DUT中距离该片上软扫描链输出端最近的一级片上内存RAM作为当前内存RAM；当前内存RAM的控制逻辑模块对当前内存RAM发出读命令，以通过当前内存RAM的软扫描链对片上内存内容进行扫描，将当前内存RAM中的数据逐个读出；判断当前内存RAM是否为DUT的最后一个片上内存，若是，则完成全部片上内存的扫描，保存所有读出结果作为片上内存扫描结果。
-
公开(公告)号：CN116204486A
公开(公告)日：2023-06-02
申请号：CN202211667411.7
申请日：2022-12-23
Applicant: 中国科学院计算技术研究所
IPC: G06F15/17 , G06F13/40 , G06F9/4401 , G06F9/50 , G06F15/78
Abstract: 为了解决现有云FPGA资源的抽象描述方法仅从I/O外部设备的角度考虑，导致抽象描述层次较低，限制云FPGA的资源管理和租户使用方式灵活性的问题，本发明提出一种FPGA裸金属服务器的实现方法和系统，使云FPGA资源与x86云主机具有类似使用方式的通用云计算资源的方法，无需定制开发新的云FPGA资源管理组件，简化云FPGA资源的管理方法，降低资源管理的复杂度；使云租户按需直接申请、部署和使用FPGA主机，无需配套申请x86等通用计算资源，是提升云FPGA管理和使用灵活性，并降低对通用x86计算资源依赖的一种可行方式。
-
公开(公告)号：CN114968487A
公开(公告)日：2022-08-30
申请号：CN202210569933.7
申请日：2022-05-24
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开一种在虚拟机中进行FPGA动态部分可重构配置方法，包括以下步骤：在虚拟机监视器中处理虚拟机FPGA配置特权指令产生的异常；在虚拟机设备列表中构建虚拟的FPGA配置接口设备节点；在虚拟机操作系统内核中使用Linux FPGA子系统软件代码；在虚拟机操作系统内核中使用FPGA配置驱动程序代码；以及在虚拟机中通过Linux FPGA子系统暴露的接口配置FPGA。
-
Patent Agency Ranking
公开(公告)号：CN111258951A
公开(公告)日：2020-06-09
申请号：CN202010019013.9
申请日：2020-01-08
Applicant: 中国科学院计算技术研究所
Abstract: 本发明提出一种实现FPGA服务器的方法和系统，通过主控底板实现对服务器内所有SoC FPGA计算节点资源的集中监控与管理，该主控底板包括：多个自定义管理接口，分别用于连接SoC FPGA计算节点，为该SoC FPGA计算节点提供供电和数据交换；管理网络交换模块，用于互连SoC FPGA计算节点并提供管理网络；核心控制单元，用于通过自定义管理接口及自定义管理接口协议对该SoC FPGA计算节点进行管理，并基于该管理接口协议获取该SoC FPGA计算节点的运行参数，以管理监控该SoC FPGA计算节点。本发明的优点在于：通过自定义管理接口协议实现对SoC FPGA计算节点进行更全面、更复杂、更灵活的控制与监管；管理平面网络与用户数据平面网络相互独立，提高带宽性能，并提高数据安全性。
-
公开(公告)号：CN104714779B
公开(公告)日：2017-10-27
申请号：CN201310687451.2
申请日：2013-12-12
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 本发明实施例提供一种指令处理方法及装置。本发明提供的指令处理方法，包括：填写指令队列，写入所述指令队列的为循环指令流，所述循环指令流为程序指令流中的循环体；将所述指令队列中的循环指令流按照循环顺序发送给终端设备，以使终端设备按照所述循环顺序执行所述指令队列中的循环指令流，所述循环顺序为所述循环指令流中指令循环执行的顺序。本发明实施例提供的指令处理方法，解决了现有技术中采用Loop Cache技术的取指方式，需要为每个硬件线程提供Register File和BAR，导致取指操作的功耗进一步增大的问题，在一定程度上增加了取指操作的带宽，并且降低了取指操作的功耗。
-
公开(公告)号：CN106325377A
公开(公告)日：2017-01-11
申请号：CN201510400020.2
申请日：2015-07-08
Applicant: 华为技术有限公司 , 中国科学院计算技术研究所
CPC classification number: G06F1/16
Abstract: 本发明实施例提供一种外部设备扩展卡及输入输出外部设备的数据处理方法，该外部设备扩展卡包括：用于插设在主机的内存卡槽上的接口单元、内存单元、内存单元控制器、输入输出I/O外部设备、I/O外部设备控制器，可以通过接口单元直接插在主机的内存卡槽内，且该外部设备扩展卡上集成了内存单元和I/O外部设备，从而I/O外部设备控制器和主机可以直接通过内存单元的物理地址访问内存单元，即I/O外部设备控制器和主机可以直接根据内存单元内的物理地址读取内存单元中的数据，从而大大减小了主机和I/O外部设备从内存中读取数据的开销。
-
公开(公告)号：CN117149536A
公开(公告)日：2023-12-01
申请号：CN202310555661.X
申请日：2023-05-17
Applicant: 中国科学院计算技术研究所
IPC: G06F11/22 , G06F9/50 , G01R31/317
Abstract: 本发明提出一种面向处理器系统级设计的测试方法和系统，包括：基于SoC‑FPGA的处理器测试平台根据硬件源码与器件情况，选择被测处理器的内存与外设使用模式，检测待测试的处理器并对其进行接口标准化处理，将待测试处理器的接口按功能划分；处理器测试平台结合所选的内存与外设使用模式，将待测试处理器以软核的形式部署，设计硬核处理器与待测试处理器的地址空间映射机制，构建FPGA工程并生成硬件配置文件；对软件源码进行编译并生成用于测试的软件负载；硬核处理器根据所选内存与外设使用模式，部署软件负载；根据内存与外设使用模式将SoC‑FPGA的外设接口资源以独占或共享的方式提供给待测试处理器；执行软件负载，对完整软硬件系统进行评测。
-
公开(公告)号：CN116800862A
公开(公告)日：2023-09-22
申请号：CN202310691730.X
申请日：2023-06-12
Applicant: 中国科学院计算技术研究所
IPC: H04L69/16 , H04L69/163 , H04L67/141 , H04L67/00
Abstract: 本发明提出一种支持多应用负载的TCP/IP协议栈FPGA硬件卸载方法和系统。本发明对FPGA上实现的TCP/IP硬件协议栈进行优化，在网络数据接收硬件逻辑中进行数据包分流，根据TCP包头和IP包头的信息判断当前收到的网络报文与应用负载的对应关系，并通过在报文数据传输通路中增加带外信号和交叉互连总线，使报文数据被分流至正确的应用负载。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.023 seconds)
