-
公开(公告)号：CN1936873A
公开(公告)日：2007-03-28
申请号：CN200510086446.1
申请日：2005-09-20
Applicant: 中国科学院计算技术研究所
IPC: G06F13/38
Abstract: 本发明公开了一种控制两种不同速度总线间数据传送的方法。该方法包含：传送不同方向数据用的读FIFO和写FIFO、用于从写FIFO中收集写数据的写缓冲区0和写缓冲区1、用于在另外一条总线的数据进入读FIFO前缓冲数据的读缓冲区。本发明的优点有：1)读、写FIFO的控制逻辑相对简单；2)以较小的写FIFO深度就可以在发起方总线上获得理想的效率；3)写数据在写FIFO中停留的时间短，可以尽早地在目标方总线上发起写操作；4)以流水的方式处理读数据地传送；5)通过目标方总线接口地读写缓冲区处理发起方总线和目标方总线宽度不一致地情况。本发明可应用于控制两种不同速度总线间数据传送的桥接芯片的设计中。
-
公开(公告)号：CN1904851A
公开(公告)日：2007-01-31
申请号：CN200510088740.6
申请日：2005-07-29
Applicant: 中国科学院计算技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种单步执行在片调试功能的装置，包括：指令队列电路1、指令译码电路2、指令寄存器电路3；其特征在于，还包括判断电路4、单步执行标志寄存器电路5和调试模式标志寄存器电路6；所述的单步执行标志寄存器电路5用于指示下一条译码进入指令队列的指令是否发生单步调试例外，所述的调试模式标志寄存器电路6用于表示处理器的工作模式，所述的判断电路4用于判断指令队列电路1和指令寄存器电路3中是否存在指令执行步；指令译码电路2还结合单步执行标志、单步使能信号、调试模式标志，决定下一条译码进入指令队列的指令是否发生单步执行调试例外。
-
公开(公告)号：CN1705269A
公开(公告)日：2005-12-07
申请号：CN200410042742.7
申请日：2004-05-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种用于虚拟共享存储系统的远程取页方法及网络接口卡。该方法将网络接口卡上的存储器区域映射到用户进程的虚地址空间；源节点的用户进程直接访问其网络接口卡，产生并向目的节点的网络接口卡发送远程取页请求消息；目的节点的网络接口卡直接读取目的节点中的所需页；目的节点的网络接口卡向源节点的网络接口卡返回远程取页应答消息；源节点的网络接口卡直接将所述页写到源节点的内存区域。该网络接口卡增加了帧头分析逻辑、RDMA操作逻辑和虚实地址转换逻辑。在本发明中，用网络接口卡上的硬件处理大部分的协议开销，用户进程和网络接口卡可以双向直接访问，可以在不打断远程节点CPU的当前工作的情况下实现远程取页操作。
-
公开(公告)号：CN1420631A
公开(公告)日：2003-05-28
申请号：CN01135045.8
申请日：2001-11-16
Applicant: 中国科学院计算技术研究所
IPC: H03K19/0948 , H01L27/092
Abstract: 一种非互补型的CMOS电路结构，并联结构的晶体管(1)与至少相互并联的晶体管(2)和(3)串联，至少晶体管(4)、(5)和至少晶体管(6)、(7)分别串联后并联，并与并联的晶体管(2)和(3)串联。本发明减小最大时间差流水线系统数据路径延迟差，大大提高了系统的工作速度和可靠性。
-
公开(公告)号：CN1410877A
公开(公告)日：2003-04-16
申请号：CN01141499.5
申请日：2001-09-27
Applicant: 中国科学院计算技术研究所
IPC: G06F5/01
Abstract: 一种不必计算指数差而直接对阶的高速浮点加减部件，包括：两个移位器，用于移位尾数；指数大小比较逻辑，用于生成移位结果选择信号；两个选通器，用于输出移位后的结果。本发明不仅适用于单通路的体系结构，也适用于双通路体系结构，在双通路体系结构中可以实现只有两个基本加法步长的浮点加减，在单通路的体系结构中可以实现有三个基本加法步长的浮点加减，进一步提高了浮点加减运算速度。
-
Patent Agency Ranking
公开(公告)号：CN100414519C
公开(公告)日：2008-08-27
申请号：CN200410091378.3
申请日：2004-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10
Abstract: 本发明公开了一种从虚拟地址向物理地址变换的方法及其装置，利用数据局部性，将需要变换成物理地址的虚拟地址同上次变换的虚拟地址相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器(TLB)的随机存储器(RAM)部分，而直接利用上次变换得到的物理页表地址，以减少对翻译后援缓冲器中随机存储器的访问次数；而且指令翻译后援缓冲器(ITLB)和数据翻译后援缓冲器(DTLB)共用一个单读端口随机存储器，这样可以达到降低翻译后援缓冲器部分的功耗和面积的效果，同时又不会降低处理器的性能。
-
公开(公告)号：CN100414518C
公开(公告)日：2008-08-27
申请号：CN200410091377.9
申请日：2004-11-24
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10
Abstract: 本发明公开了一种改进的虚拟地址变换方法及其装置，该方法包括利用数据局部性，将需要变换成物理地址的虚拟地址同上次变换的虚拟地址相比较，如果同属一个虚拟页表，则不访问翻译后援缓冲器(TLB)的随机存储器(RAM)部分，而直接利用上次变换得到的物理页表地址，以减少对翻译后援缓冲器中随机存储器的访问次数；而且指令翻译后援缓冲器(ITLB)和数据翻译后援缓冲器(DTLB)共用一个单读端口随机存储器；并且推迟随机存储器输出的物理页表地址和保存的上次使用的物理页表地址的选择操作，这样可以达到降低翻译后援缓冲器部分的功耗和面积的效果，同时又不会降低处理器的性能和增加电路的延迟。
-
公开(公告)号：CN100349142C
公开(公告)日：2007-11-14
申请号：CN200410042742.7
申请日：2004-05-25
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10 , G06F15/167 , G06F13/14
Abstract: 本发明公开了一种用于虚拟共享存储系统的远程取页方法及网络接口卡。该方法将网络接口卡上的存储器区域映射到用户进程的虚地址空间；源节点的用户进程直接访问其网络接口卡，产生并向目的节点的网络接口卡发送远程取页请求消息；目的节点的网络接口卡直接读取目的节点中的所需页；目的节点的网络接口卡向源节点的网络接口卡返回远程取页应答消息；源节点的网络接口卡直接将所述页写到源节点的内存区域。该网络接口卡增加了帧头分析逻辑、RDMA操作逻辑和虚实地址转换逻辑。在本发明中，用网络接口卡上的硬件处理大部分的协议开销，用户进程和网络接口卡可以双向直接访问，可以在不打断远程节点CPU的当前工作的情况下实现远程取页操作。
-
公开(公告)号：CN1234066C
公开(公告)日：2005-12-28
申请号：CN01141495.2
申请日：2001-09-27
Applicant: 中国科学院计算技术研究所
IPC: G06F9/38
Abstract: 一种基于操作队列复用的指令流水线系统，包括：取指部件，用于取出指令；译码部件，对取出的指令进行译码，并按指令在程序中出现的先后次序把译码后的指令(称为操作)送到操作队列；操作队列，按次序根据操作的类型把操作发射到相应的保留站，并按次序结束运算结果已经写回的指令；保留站，对发射来的操作进行运算，把运算结果送回到结果总线并写回到操作队列；寄存器，在结束指令时，接收由操作队列依照指令进出操作队列的次序。本发明通过操作队列的复用实现指令的动态调度，减少控制逻辑，从而提高流水线效率，进而提高微处理器的性能。
-
公开(公告)号：CN1233094C
公开(公告)日：2005-12-21
申请号：CN01135045.8
申请日：2001-11-16
Applicant: 中国科学院计算技术研究所
IPC: H03K19/0948 , H01L27/092
Abstract: 一种非互补型的CMOS与非门电路结构，包括：2号晶体管的源极与3号晶体管的源极相连，2号晶体管的漏极与3号晶体管的漏极相连，1号晶体管的漏极与2号晶体管和3号晶体管的源极相连，4号晶体管的源极与5号晶体管的漏极相连，6号晶体管的源极与7号晶体管的漏极相连，4号晶体管的漏极与6号晶体管的漏极相连、5号晶体管的源极与7号晶体管的源极接地，4号和6号晶体管的漏极与2号和3号晶体管的漏极相连，所述2号和3号晶体管的尺寸小于1号晶体管的尺寸，其中，1号晶体管的尺寸与2号和3号晶体管尺寸的比例按右式计算：本发明减小最大时间差流水线系统数据路径延迟差，大大提高了系统的工作速度和可靠性。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.041 seconds)
