-
公开(公告)号：CN100527267C
公开(公告)日：2009-08-12
申请号：CN200610008091.9
申请日：2006-02-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按级分类，每一级有一延时单元和一个与门；延时单元的输入端输入数据选通信号，输出端和本级的与门的一个输入端连接；与门的另一个输入端直接与未延时的数据选通信号连接，与门的输出端与下一级的延时单元的输入端相连，在最后一个级中，与门的输出端与外部电路连接。下降沿处理部分将上升沿处理部分的与门转换为或门。本发明在完成DQS延时的同时，可以滤除DQS的毛刺，并且可以软件配置DQS延时的长度。
-
公开(公告)号：CN100349142C
公开(公告)日：2007-11-14
申请号：CN200410042742.7
申请日：2004-05-25
Applicant: 中国科学院计算技术研究所
IPC: G06F12/10 , G06F15/167 , G06F13/14
Abstract: 本发明公开了一种用于虚拟共享存储系统的远程取页方法及网络接口卡。该方法将网络接口卡上的存储器区域映射到用户进程的虚地址空间；源节点的用户进程直接访问其网络接口卡，产生并向目的节点的网络接口卡发送远程取页请求消息；目的节点的网络接口卡直接读取目的节点中的所需页；目的节点的网络接口卡向源节点的网络接口卡返回远程取页应答消息；源节点的网络接口卡直接将所述页写到源节点的内存区域。该网络接口卡增加了帧头分析逻辑、RDMA操作逻辑和虚实地址转换逻辑。在本发明中，用网络接口卡上的硬件处理大部分的协议开销，用户进程和网络接口卡可以双向直接访问，可以在不打断远程节点CPU的当前工作的情况下实现远程取页操作。
-
Patent Agency Ranking
公开(公告)号：CN101030441A
公开(公告)日：2007-09-05
申请号：CN200610008091.9
申请日：2006-02-28
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按级分类，每一级有一延时单元和一个与门；延时单元的输入端输入数据选通信号，输出端和本级的与门的一个输入端连接；与门的另一个输入端直接与未延时的数据选通信号连接，与门的输出端与下一级的延时单元的输入端相连，在最后一个级中，与门的输出端与外部电路连接。下降沿处理部分将上升沿处理部分的与门转换为或门。本发明在完成DQS延时的同时，可以滤除DQS的毛刺，并且可以软件配置DQS延时的长度。
-
公开(公告)号：CN1936873A
公开(公告)日：2007-03-28
申请号：CN200510086446.1
申请日：2005-09-20
Applicant: 中国科学院计算技术研究所
IPC: G06F13/38
Abstract: 本发明公开了一种控制两种不同速度总线间数据传送的方法。该方法包含：传送不同方向数据用的读FIFO和写FIFO、用于从写FIFO中收集写数据的写缓冲区0和写缓冲区1、用于在另外一条总线的数据进入读FIFO前缓冲数据的读缓冲区。本发明的优点有：1)读、写FIFO的控制逻辑相对简单；2)以较小的写FIFO深度就可以在发起方总线上获得理想的效率；3)写数据在写FIFO中停留的时间短，可以尽早地在目标方总线上发起写操作；4)以流水的方式处理读数据地传送；5)通过目标方总线接口地读写缓冲区处理发起方总线和目标方总线宽度不一致地情况。本发明可应用于控制两种不同速度总线间数据传送的桥接芯片的设计中。
-
公开(公告)号：CN1705269A
公开(公告)日：2005-12-07
申请号：CN200410042742.7
申请日：2004-05-25
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种用于虚拟共享存储系统的远程取页方法及网络接口卡。该方法将网络接口卡上的存储器区域映射到用户进程的虚地址空间；源节点的用户进程直接访问其网络接口卡，产生并向目的节点的网络接口卡发送远程取页请求消息；目的节点的网络接口卡直接读取目的节点中的所需页；目的节点的网络接口卡向源节点的网络接口卡返回远程取页应答消息；源节点的网络接口卡直接将所述页写到源节点的内存区域。该网络接口卡增加了帧头分析逻辑、RDMA操作逻辑和虚实地址转换逻辑。在本发明中，用网络接口卡上的硬件处理大部分的协议开销，用户进程和网络接口卡可以双向直接访问，可以在不打断远程节点CPU的当前工作的情况下实现远程取页操作。
-
公开(公告)号：CN100414524C
公开(公告)日：2008-08-27
申请号：CN200510086446.1
申请日：2005-09-20
Applicant: 中国科学院计算技术研究所
IPC: G06F13/38
Abstract: 本发明公开了一种控制两种不同速度总线间数据传送的方法。该方法包含：传送不同方向数据用的读FIFO和写FIFO、用于从写FIFO中收集写数据的写缓冲区0和写缓冲区1、用于在另外一条总线的数据进入读FIFO前缓冲数据的读缓冲区。本发明的优点有：1)读、写FIFO的控制逻辑相对简单；2)以较小的写FIFO深度就可以在发起方总线上获得理想的效率；3)写数据在写FIFO中停留的时间短，可以尽早地在目标方总线上发起写操作；4)以流水的方式处理读数据地传送；5)通过目标方总线接口地读写缓冲区处理发起方总线和目标方总线宽度不一致地情况。本发明可应用于控制两种不同速度总线间数据传送的桥接芯片的设计中。
-
公开(公告)号：CN2650400Y
公开(公告)日：2004-10-20
申请号：CN200320100659.1
申请日：2003-11-19
Applicant: 中国科学院计算技术研究所
Abstract: 本实用新型涉及一种输入缓冲分布式调度的交叉开关结构交换电路，由先进先出缓冲器(FIFO)1、译码器2、控制器3以及多路开关4、仲裁器5和响应及流控电路6组成。是一种交叉开关结构的电路交换单位，这种电路可用作交换机、路由器和集线器的核心电路部件，也可用作超级计算机中处理器互连的路由设备。该电路实现数据交换功能，利用部分单元实现双时钟同步先进先出存储器，对输入数据进行缓冲，实现水线流量控制；用多路选择器实现交叉开关交换。每个输入端口根据帧头进行端口译码，向输出端口发送链路使用请求，输出端口调度部件根据输入端口来的请求进行仲裁，得到响应的输入端口与相应的输出端口建立链路，完成数据的传输。
-
-
-
-
-
-
Search Results
7
records
(took 0.034 seconds)
