-
公开(公告)号：CN117098395A
公开(公告)日：2023-11-21
申请号：CN202311022432.8
申请日：2023-08-14
Applicant: 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本发明涉及一种三维垂直结构存储器结构及其制备方法。其包括依次堆叠的：半导体衬底、第一隔离层、第一和第二层晶体管；第一层晶体管包括堆叠的第一源极层、第二隔离层、第一漏极层和第三隔离层，以及依次贯穿至第一源极层的第一通孔，第一通孔的内侧壁依次层叠有第一有源层、第一栅介质层和第一栅极层；第二层晶体管包括堆叠的第四隔离层、第二源极层和第五隔离层，以及贯穿至第一栅极层的第二通孔，第二通孔的内侧壁和底壁依次层叠有第二有源层、第二栅介质层和第二栅极层；第一和第二通孔投影面积及位置相同。本发明的上下两个晶体管完全垂直重叠，节约了单元面积，提高了集成密度，减少了制造成本。
-
公开(公告)号：CN116722029A
公开(公告)日：2023-09-08
申请号：CN202310707780.2
申请日：2023-06-14
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/08 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体技术领域，尤其是涉及一种半导体器件及其制备方法，包括衬底、纳米片沟道、金属栅、源漏区和绝缘介质层，其中，所述纳米片沟道位于所述衬底的上方，所述金属栅环绕所述纳米片沟道，所述源漏区与所述纳米片沟道连接，所述绝缘介质层位于所述衬底与所述源漏区、所述纳米片沟道之间。本发明通过增加源漏区硅的刻蚀，形成源漏贯穿的沟槽，然后在沟槽中填充绝缘介质材料，形成沟道底部及源漏底部的完全隔离，从根本上消除了源漏之间的衬底寄生沟道及沟道漏电。
-
公开(公告)号：CN111415902B
公开(公告)日：2023-07-14
申请号：CN202010147555.4
申请日：2020-03-05
Applicant: 中国科学院微电子研究所
IPC: H01L21/768 , H01L23/528 , B82Y40/00
Abstract: 本发明公开一种金属纳米结构及其制作方法、电子器件、电子设备，涉及纳米结构制作技术领域，以有效地解决常规图案化工艺不适用于金属纳米结构制作的问题。金属纳米结构的制作方法包括，提供衬底；在衬底上形成图案化纳米结构；在图案化纳米结构背离衬底的表面形成金属纳米结构。所述金属纳米结构采用本发明提供的制作方法制成，本发明提供的金属纳米结构应用于电子器件和电子设备中。
-
公开(公告)号：CN116133389A
公开(公告)日：2023-05-16
申请号：CN202111035772.5
申请日：2021-09-06
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本发明提供的一种半导体结构、DRAM以及半导体结构的制作方法，涉及半导体技术领域，包括：半导体衬底上设置有由模制氧化层和支撑件交替构成的叠层结构；叠层结构中形成有接触孔，接触孔内形成下电极；牺牲层设置在叠层结构上，且牺牲层由含碳材料形成；硬掩模层设置在牺牲层上。在上述技术方案中，将牺牲层采用含碳的材料形成，这种材料会使牺牲层本身就具备一定的硬度，所以该牺牲层既能够作为牺牲层的功能使用，还能够具备硬掩模层的功能作为硬掩模层而使用，由此就可以降低原硬掩模层的厚度，进而降低整体的厚度，这样，后续电介质膜蒸镀时，电介质膜的散布就会变好，电容器的散布也会得到有效的改善，使半导体元件的性能得到提高。
-
公开(公告)号：CN116124569A
公开(公告)日：2023-05-16
申请号：CN202310124699.1
申请日：2023-02-02
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开一种实现被检测分子快速富集的SERS检测结构及其制备方法，涉及分子检测技术领域。实现被检测分子快速富集的SERS检测结构，包括相互连接的超疏水SERS单元和加热电阻单元；所述加热电阻单元，用于对所述超疏水SERS单元进行加热，以进行被检测分子的快速富集，本申请中的SERS检测结构在将被检测分子滴加到所述超疏水SERS单元表面时，可以使得被检测分子在超疏水SERS单元表面呈液滴分布，溶剂蒸发后可实现被检测分子的富集，提高检测均一性以及提高检测极限，结合加热电阻单元的加热效果，可加快液滴蒸发速度，实现被检测分子的快速富集，避免由于液滴蒸发时间过长而导致的检测效率低的问题；另外其检测结构制备简单，无需依赖复杂制备步骤，降低了成本。
-
Patent Agency Ranking
公开(公告)号：CN116072540A
公开(公告)日：2023-05-05
申请号：CN202211488838.0
申请日：2022-11-23
Applicant: 中国科学院微电子研究所
IPC: H01L21/311
Abstract: 本发明提供了一种正方形氧化硅纳米孔的制备方法，包括S1，提供一衬底晶圆，在衬底晶圆的表面形成SiO2介质层；S2，在SiO2介质层表面依次旋涂SOC和SiBarc，分别形成SOC掩膜层和SiBarc掩膜层；S3，在SiBarc掩膜层表面涂覆光刻胶，并对光刻胶曝光、显影，以阵列形成圆形通孔；S4，刻蚀SiBarc掩膜层，在SiBarc掩膜层上形成圆形通孔；S5，刻蚀SOC掩膜层，在SOC掩膜层上形成圆形通孔；S6，刻蚀SiO2介质层，在SiO2介质层阵列形成正方形通孔。以ICP光刻机设备或其他简单的制备方式，以SOC作为硬掩膜，利用常规光刻工艺形成圆孔图形阵列，通过与刻蚀氧化硅时特殊的等离子体作用，即制得正方形纳米通孔，工艺简单，适合大规模应用。
-
公开(公告)号：CN111900118B
公开(公告)日：2023-04-07
申请号：CN202010567125.8
申请日：2020-06-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/683 , H01L21/687
Abstract: 本发明公开了一种晶圆转移机构、半导体制造设备以及晶圆转移方法，该晶圆转移机构包括聚焦环和举升组件，聚焦环设置在半导体制造设备上，并且聚焦环套装在半导体制造设备的静电卡盘的外侧且靠近静电卡盘的顶部设置，聚焦环的内侧和静电卡盘的顶面合围形成用于放置晶圆的收容空间，举升组件设置在聚焦环上，举升组件用于与晶圆配合，以使晶圆进入或离开收容空间。通过将举升组件设置在聚焦环上，从而实现了静电卡盘的无孔结构，进而保证了静电卡盘温度的均一性，进而提高了晶圆的良品率。
-
公开(公告)号：CN115845628A
公开(公告)日：2023-03-28
申请号：CN202211576202.1
申请日：2022-12-08
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种纳米结构的制备方法及纳米结构，该纳米结构的制备方法通过先在衬底上交替重复的层叠第一材料层和第二材料层，形成叠层；之后在叠层上表面形成线槽图案，并刻蚀叠层至衬底的表面，将线槽图案转移到叠层中；再在叠层的线槽图案中填充成型材料，去除叠层中剩余的第一材料层或第二材料层，从而在叠层内形成阵列排列的纳米孔图案。相比现有方式，既能够保证纳米孔图案呈规律的几何阵列排列，而且还能够通过调整线槽图案的线槽间距、第一材料层及第二材料层的厚度，控制纳米孔的直径与密度。
-
公开(公告)号：CN115696932A
公开(公告)日：2023-02-03
申请号：CN202211362443.6
申请日：2022-11-02
Applicant: 中国科学院微电子研究所
Abstract: 本申请实施例提供了一种相变存储器的制造方法，通过在第一方向刻蚀第一相变存储层形成第一层相变存储结构，而后在第二方向刻蚀第一相变存储层和第二相变存储层形成第一连续相变存储结构，该结构中包括已经经过2次刻蚀的第一层相变存储层，形成1个立体的相变存储单元，继续在第一方向刻蚀第二相变存储层形成第二层相变存储结构，此时第二相变存储层也经过2次刻蚀，形成另外1个立体的相变存储单元，也就是说，通过总共3次刻蚀，形成了包括2个相变存储单元的三维相变存储器，大大降低了相变存储器在制造过程中的刻蚀次数，降低刻蚀成本，简化了制造流程，提高制造效率。
-
公开(公告)号：CN115223940A
公开(公告)日：2022-10-21
申请号：CN202110400331.4
申请日：2021-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本发明公开了一种半导体器件及制备方法，所述方法包括：在已形成有源区和字线的衬底上依序叠加硅层、金属层及硬掩膜层，形成叠加层；去除需形成位线和存储节点接触区域之外的所述叠加层，并对去除区域填充绝缘材料，其中所述存储节点接触区域为所述有源区需与存储节点接触的区域；去除所述存储节点接触区域的所述硬掩膜层以形成焊盘孔，并在所述焊盘孔中填充金属材料以形成着陆焊盘。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.037 seconds)
