-
公开(公告)号：CN119233640A
公开(公告)日：2024-12-31
申请号：CN202411622743.2
申请日：2024-11-13
Applicant: 上海华力集成电路制造有限公司
IPC: H10B41/35
Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种SONOS存储器制造方法。该方法包括以下步骤：提供半导体基底；制作覆盖在存储区堆叠结构侧壁上的栅间隔离层和覆盖在半导体基底上的选择栅氧化层；在选择栅氧化层上沉积选择栅多晶硅，选择栅多晶硅包裹存储区堆叠结构；在选择栅多晶硅上沉积形成选择栅掩膜层；进行第一次自对准干法刻蚀，去除覆盖在选择栅多晶硅正面上的选择栅掩膜层；进行第二次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第三次自对准干法刻蚀，剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第四次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上的高度低于与存储区堆叠结构。
-
公开(公告)号：CN118380444A
公开(公告)日：2024-07-23
申请号：CN202410390131.9
申请日：2024-04-01
Applicant: 上海华力集成电路制造有限公司 , 复旦大学
IPC: H01L27/146
Abstract: 本发明公开了一种用于偏振成像的光电原位有源像素传感器，包括：由多个像素单元排列形成的像素组。像素单元包括MOS晶体管和感光结构。MOS晶体管形成于SOI衬底的半导体顶层中。感光结构的组成部分包括位于MOS晶体管底部的半导体主体层。MOS晶体管包括一个平面栅结构的第一栅极结构，被第一栅极结构所覆盖的所述半导体顶层作为沟道区；在半导体顶层上还形成有多个第二栅极结构，各第二栅极结构和所述第一栅极结构的工艺结构相同且平行排列形成偏振光栅，偏振光栅用于对入射光进行偏振分光并将经过偏振分光的入射光入射到所述感光结构的耗尽区中。本发明还提供一种用于偏振成像的PISD的制造方法。本发明能简化工艺、降低成本和体积以及减少偏振串扰。
-
公开(公告)号：CN116156895A
公开(公告)日：2023-05-23
申请号：CN202310166733.1
申请日：2023-02-24
Applicant: 上海华力集成电路制造有限公司
IPC: H10B43/30 , H10B43/00 , H01L29/423 , H01L21/28
Abstract: 本申请提供一种嵌入式SONOS闪存选择栅结构的栅氧化层的形成方法，包括：步骤S1，提供一衬底，在衬底上形成氧化层；步骤S2，在氧化层上形成具有选择栅结构区域图案的掩膜层后，对衬底实施离子注入；步骤S3，去除露出的氧化层；步骤S4，去除掩膜层后，形成选择栅结构区域的栅氧化层。采用原位水汽生长工艺形成选择栅结构区域的栅氧化层，实现了选择栅结构区域的栅氧化层的独立制备，提高了选择栅控制漏电的能力，降低了漏电和功耗。
-
公开(公告)号：CN115050748A
公开(公告)日：2022-09-13
申请号：CN202210669524.4
申请日：2022-06-14
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11568 , H01L21/312
Abstract: 本发明提供一种ONO层表面光刻胶返工的改善方法，提供衬底，衬底上的第一、二区域均形成有叠层，叠层由自下而上依次叠加的第一氧化层、氮化层和第二氧化层组成，在第一区域中的第二氧化层上形成第一光刻胶层；去除需返工的第一光刻胶层，并保留第二氧化层；在第二氧化层上形成第二光刻胶层，之后通过光刻打开第二光刻胶层，使得第二区域上的第二氧化层裸露；刻蚀去除裸露的第二氧化层，使得其下方的氮化层裸露；去除剩余的第二光刻胶层，之后刻蚀去除第二区域中裸露的氮化层；刻蚀去除第一区域中的第一氧化层和第二区域中的第二氧化层。本发明降低返工时由于光刻胶粘附性问题而使得在特殊区域产生低良率问题，良率得到提升，可靠性得到保证。
-
公开(公告)号：CN115000076A
公开(公告)日：2022-09-02
申请号：CN202210702671.7
申请日：2022-06-21
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11568
Abstract: 本发明提供一种提高SONOS存储器可靠性的方法，提供衬底，衬底上形成有控制栅以及形成于控制栅两侧的选择栅；在衬底形成覆盖控制栅、选择栅的光刻胶层，之后通过光刻打开光刻胶层，使得浮栅至控制栅区域以外的衬底裸露；对裸露的衬底进行离子注入，用于改变选择栅的阈值电压。本发明在形成选择栅和控制栅结构后，再进行离子注入，避免选择栅与控制栅之间离子扩散，减少选择栅感应漏极漏电流漏电，提高SONOS存储器件的可靠性。
-
Patent Agency Ranking
公开(公告)号：CN114843278A
公开(公告)日：2022-08-02
申请号：CN202210395916.6
申请日：2022-04-14
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11563 , H01L27/11575
Abstract: 本发明提供一种嵌入式SONOS闪存的工艺方法，提供衬底，衬底上设有相互间隔的选择管和存储管；对选择管和存储管之间区域的衬底进行重掺杂；在选择管和存储管上进行自对准金属硅化物的生长。本发明的方法在曝光时，选择管和存储管之间的区域进行保护，以使后续工艺不对该区域进行金属硅化物生长，从而以降低漏电，提高器件可靠性。
-
公开(公告)号：CN114695099A
公开(公告)日：2022-07-01
申请号：CN202210189474.X
申请日：2022-02-28
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/28
Abstract: 本发明提供一种嵌入式SONOS闪存ONO层的制造方法，提供衬底，衬底上形成有逻辑区，逻辑区包括依次相邻的存储单元区、选择单元区、输入输出区和核心器件区，衬底上依次形成有自下而上叠加的第一氧化层、第一氮化层和第二氧化层；在第二氧化层上形成抗反射层以及光刻胶层，之后光刻打开光刻胶层，使得存储单元区之外的抗反射层裸露；刻蚀去除裸露的抗反射层，使得存储单元区之外的第二氧化层裸露；刻蚀去除裸露的第二氧化层，使得存储单元区之外的第一氮化层裸露；去除剩余的抗反射层和光刻胶层；刻蚀去除裸露的第一氮化层。本发明的方法利用湿法刻蚀的选择比高特性，解决干法刻蚀损伤氮化层的问题，进而栅极氧化层的可靠性，最终提高ONO工艺的可靠性。
-
公开(公告)号：CN110634876A
公开(公告)日：2019-12-31
申请号：CN201910938087.X
申请日：2019-09-30
Applicant: 上海华力集成电路制造有限公司
IPC: H01L27/11524 , H01L27/1157
Abstract: 本申请公开了一种闪存器件的制造方法，包括：提供一衬底，该衬底包括有源区，有源区上形成有栅极，该栅极包括控制栅；对栅极和衬底进行氮化处理，以改变控制栅的侧表面活性；在控制栅之间填充有机介质层。本申请通过在闪存器件的制造过程中，在衬底上形成栅极之后，对衬底和栅极进行氮化处理处理,在控制栅之间的间隙填充有机介质层，由于控制栅经过氮化处理处理后改变了其侧表面的活性，因此能够在一定程度上降低由于填充有机介质层所带来的气泡残留所造成的控制栅的形变，提高了闪存器件的良率。
-
公开(公告)号：CN119495570A
公开(公告)日：2025-02-21
申请号：CN202311027398.3
申请日：2023-08-15
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/48
Abstract: 本发明公开了一种半导体芯片铝焊盘的制造方法，在半导体基底上表面为生长完成的顶金属层；在顶金属层上沉积从下到上为SiN‑OX‑SiN‑OX四层结构的钝化层；去除连接孔区域的钝化层，保留连接孔区域之外的钝化层；进行铝焊盘层工艺；光刻刻蚀，去除不需要铝的区域的铝，保留连接孔区域处的铝；完成铝焊盘的制备。本发明的半导体芯片铝焊盘的制造方法，在保证铝焊盘功能性的前提下，既可以从源头上解决Al焊盘结晶的隐患，又可以节省一张掩膜版和一层显影层，成本低，工艺稳定。
-
公开(公告)号：CN119049966A
公开(公告)日：2024-11-29
申请号：CN202411103571.8
申请日：2024-08-12
Applicant: 上海华力集成电路制造有限公司
IPC: H01L21/311 , H10B80/00
Abstract: 本发明提供一种SONOS存储器选择管侧墙自对准刻蚀的工艺方法，包括：步骤1)提供一半导体结构，包括半导体衬底及存储管结构；步骤2)于存储管结构的侧壁形成侧墙，并于半导体衬底的表面形成栅氧化层；步骤3)于通过步骤2)形成的半导体结构的表面沉积多晶硅层及第一硬掩模层；步骤4)采用自对准刻蚀工艺刻蚀第一硬掩模层及多晶硅层直至靠近侧部第一硬掩模层的多晶硅层与侧部第一硬掩模层之间形成凹槽；步骤5)于通过步骤4)形成的半导体结构的表面形成第二硬掩模层；步骤6)采用自对准刻蚀工艺刻蚀第二硬掩模层及多晶硅层以形成选择管结构。通过本发明形成表面平整的选择管结构，解决了现有的存储管与选择管之间的间隔较大的问题。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.062 seconds)
