-
公开(公告)号：CN107591179A
公开(公告)日：2018-01-16
申请号：CN201710813137.2
申请日：2017-09-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。
-
公开(公告)号：CN110619908B
公开(公告)日：2021-05-25
申请号：CN201910806731.8
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触模块、突触阵列以及基于突触阵列的权重调节方法，通过控制突触模块中的一个开关管处于工作状态，另一个开关管处于非工作状态，进而调节突触模块中的一个忆阻器的电导，而不影响另一忆阻器的电导，实现快速调节突触权重的同时还可以减少操作过程中串扰。此外，还通过一忆阻器存储待存储数据包括的高位数据，另一忆阻器存储待存储数据包括的低位数据，扩展了忆阻器的突触分辨率。
-
Patent Agency Ranking
公开(公告)号：CN112367054A
公开(公告)日：2021-02-12
申请号：CN202011199579.0
申请日：2020-11-02
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种3dB带宽与相位裕度可调的运放补偿电路，包括依次连接的晶体管衬底电平产生电路、多路选择器电路和晶体管电容电路；所述晶体管衬底电平产生电路用于产生多路晶体管电容衬底电压信号；所述多路选择器电路用于从所述多路晶体管电容衬底电压信号中选择一路电压信号作为晶体管电容衬底所需的电压信号；所述晶体管电容电路位于运算放大器的输出端，用于根据所述晶体管电容衬底所需的电压信号调节所述运算放大器的3dB带宽和相位裕度。
-
公开(公告)号：CN110335636B
公开(公告)日：2021-04-02
申请号：CN201910605311.3
申请日：2019-07-05
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种相变存储器的多级存储读写方法及系统，包括：数据存储模块，包括多个存储数据的数据单元；参考模块，包括多个参考单元，2k‑1个参考单元对应1个数据单元，用于存储与存储的数据对应的参考信号，k为存储的数据比特；读出功能模块，在读取某一数据单元时将其对应的参考信号读出，并还原数据单元中储存的数据。本发明采用2T2R的结构作为基本单位进行数据存储，通过两个相变存储元件不同阻值的组合在一定程度上减少阻值漂移带来的影响，实现高密度存储；设置检纠错功能，通过检错、纠错提高相变存储器多值存储的可靠性；设置参考单元，通过参考单元计算还原存储的数据，实现高可靠性读取；同时降低检纠错的难度，进一步提高可靠性。
-
公开(公告)号：CN107591179B
公开(公告)日：2020-09-15
申请号：CN201710813137.2
申请日：2017-09-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C13/00
Abstract: 本发明提供一种扩展存储器操作次数的电路结构及方法，所述电路结构包括N位循环计数器电路，与所述N位循环计数器电路连接的N个地址产生电路，及与N个所述地址产生电路连接存储器阵列，通过把对一个存储器字的N次操作分散到N个不同的存储器字中，避免了对一个存储器字的过度操作，在每次掉电时，把触发器电路的状态存储在非挥发相变存储器中，在每次上电时，读出非挥发相变存储器中的数据，使触发器电路及N位循环计数器电路恢复到掉电前状态，实现了存储器字在任何情况下的均衡操作。通过本发明所述一种扩展存储器操作次数的电路结构及方法，解决了现有技术中相变存储器无法实现每个存储单元的读写擦均衡的问题。
-
公开(公告)号：CN109347464B
公开(公告)日：2020-08-28
申请号：CN201811455080.4
申请日：2018-11-30
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/22
Abstract: 本发明提供一具有零静态功耗的上电复位/掉电检测电路及其实现方法，所述电路包括：上电复位模块，用于在上电时检测电源电压，并在电源电压大于第一阈值电压时产生上电阶跃信号；掉电检测模块，连接于上电复位模块，用于在掉电时检测电源电压，并在电源电压小于第二阈值电压时产生掉电阶跃信号；波形整合模块，连接于上电复位模块和掉电检测模块，用于将上电阶跃信号和掉电阶跃信号进行波形整合，产生上电复位阶跃信号和掉电检测阶跃信号；脉冲产生模块，连接于波形整合模块，用于对上电复位阶跃信号和掉电检测阶跃信号进行处理，产生上电复位脉冲信号和掉电检测脉冲信号。通过本发明解决了现有上电复位电路存在的诸多问题。
-
公开(公告)号：CN110619907A
公开(公告)日：2019-12-27
申请号：CN201910806010.7
申请日：2019-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请实施例涉及神经网络领域。采用本发明提供的突触电路，包括：第一存储器、第二存储器和开关组件；开关组件包括第一开关管、第二开关管和第三开关管；第一开关管的第一端与第一存储器的第一端连接，第一开关管的控制端与第一位线接口连接；第二开关管的第一端与第二存储器的第一端连接，第二开关管的控制端与第二位线接口连接；第一存储器的第二端与第二存储器的第一端连接；第三开关管的第一端与第二存储器的第二端连接，第三开关管的第二端与字线接口连接，第三开关管的第三端接地。基于本申请实施例，通过第一开关管和第二开关管分别控制串联的第一存储器和第二存储器，在数据存储时可以减少存储器间的交叉干扰。
-
-
-
-
-
-
Search Results
17
records
(took 0.049 seconds)
