公开(公告)号：CN119789773A

公开(公告)日：2025-04-08

申请号：CN202411893081.2

申请日：2024-12-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  陈明凡 ,  应利良 ,  翁碧聪 ,  杨树澄

IPC: H10N69/00 ,  H10N60/12 ,  H10N60/80 ,  H10N60/82 ,  H10N60/01

Abstract: 本发明提供一种多逻辑层超导集成电路及其制备方法，该电路包含衬底、n层逻辑层和n层电流偏置层，每个逻辑层均包含用于存储和/或逻辑运算的约瑟夫森结，且n取值相同的电流偏置层与逻辑层电连接，以通过电流偏置层为对应设置的逻辑层提供偏置电流。本发明的多逻辑层超导集成电路沿竖向设置，通过通孔进行垂直信号连接，可实现更高的集成度和缩短信号路径，减少延迟；进一步的，接地层的设置还可有效屏蔽电磁干扰，提升电路的性能和可靠性。因此，本发明提供了一种高效集成且性能优越的多逻辑层超导集成电路。

公开(公告)号：CN113095015B

公开(公告)日：2024-05-24

申请号：CN202110500919.7

申请日：2021-05-08

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  杨树澄 ,  高小平 ,  王镇

IPC: G06F30/34 ,  G06F115/10

Abstract: 本发明的SFQ时序电路综合计算方法、系统以及终端，分别对SFQ逻辑门状态机的状态机描述分别进行解释以及编译获得该状态机的状态转移集合信息，并对所述状态转移集合信息分解为一或多个子状态机，并将各子状态机与SFQ逻辑单元库中的各单元门进行映射，并基于各子状态机的映射结果，对各子状态机进行重组，以获得SFQ时序逻辑电路结构。本发明利用了SFQ逻辑门自有的优势，直接完成从SFQ逻辑门状态机到SFQ时序电路的逻辑映射，减少了中间模拟CMOS逻辑门、组成CMOS时序状态机的两步操作，提高了SFQ时序电路的逻辑综合成功率以及对SFQ单元库的利用率，使SFQ时序电路的大规模自动化设计更加高效，并解决现有技术的问题。

公开(公告)号：CN113627120B

公开(公告)日：2023-09-12

申请号：CN202111094793.4

申请日：2021-09-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 杨树澄 ,  任洁 ,  王镇

IPC: G06F30/394

Abstract: 本发明公开了一种超导集成电路布局优化方法和装置、存储介质和终端，其中方法包括：对待布局网表进行模块化处理获取分割模块，并对所有分割模块进行布局优化得到优化电路布局；其中，对分割模块进行布局优化包括：确定分割模块所需布局空间大小；对分割模块中所有逻辑门单元进行位置排布优化；将结果映射到布局规划中获取分割模块的版图布局；将分割模块中的所有汇流缓冲器单元放置到版图布局中，并通过第二全局优化器对版图布局中的所有单元进行位置优化，而后对版图布局中所有包含时钟的逻辑门单元进行时钟优化；本发明实现大规模超导集成电路的自动版图布局优化，替代原有的手动设计流程，提高超导集成电路的设计规模并缩短设计迭代周期。

公开(公告)号：CN114814423A

公开(公告)日：2022-07-29

申请号：CN202210420508.1

申请日：2022-04-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 高小平 ,  任洁 ,  杨树澄 ,  王镇

IPC: G01R31/00

Abstract: 本发明提供一种超导逻辑器件时序参数的测量电路，包括第一输入接口单元、输出接口单元、分路器单元、至少两个第一缓冲器单元、至少一个第二缓冲器单元、至少一个第三缓冲器单元及至少两个第四缓冲器单元；分路器单元的输入端通过级联的至少两个第一缓冲器单元连接至第一输入接口单元，第一输出端通过至少一个第二缓冲器单元连接至待测逻辑器件的数据端，第二输出端通过至少一个第三缓冲器单元连接至待测逻辑器件的时钟端；待测逻辑器件的输出端通过级联的至少两个第四缓冲器单元连接至输出接口单元；其中，第二缓冲器单元和第三缓冲器单元的数量相同。通过本发明提供的测量电路，解决了现有技术中无此种测量电路的问题。

公开(公告)号：CN113987993A

公开(公告)日：2022-01-28

申请号：CN202111249698.7

申请日：2021-10-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 任洁 ,  杨树澄 ,  苟祥鸿 ,  管泽浩 ,  王镇

IPC: G06F30/392 ,  G06F119/02

Abstract: 本发明公开了一种超导集成电路的功耗分析方法和装置、存储介质和终端，其中方法包括：获取原理图数据和版图数据，基于原理图数据对待分析电路中的耗能器件进行仿真获取耗能器件的功耗数据，并获取所有耗能器件与对应时间功耗的映射关系；基于版图数据对版图进行重建获取重建版图，基于所属单元门的源点坐标和旋转方向分别获取所有耗能器件的绝对坐标；将所有耗能器件与对应时间功耗的映射关系和所有所述耗能器件的绝对坐标进行匹配，获取待分析电路的功耗等高线数据，并对功耗等高线数据进行渲染获取所述待分析电路的功耗分析结果。即本发明方法可用于辅助超导集成原理图、版图设计，优化超导集成电路的功耗设计，提高超导集成电路设计的可靠性。