-
公开(公告)号:CN102290369B
公开(公告)日:2013-12-04
申请号:CN201110282849.9
申请日:2011-09-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种薄GOI晶片及其制备方法,本发明采用高低温生长Ge薄膜的方法,使穿透位错等缺陷被限制在一个薄层内,并结合SmartCut技术,实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备,该GOI衬底结合了Ge材料和SOI材料的双重特点,所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点,并且通过本方法可以制备出带有应变或完全弛豫的GOI层,以满足不同器件的需要。本发明的制备方法工艺简单,可用于大规模的工业生产。
-
公开(公告)号:CN103165512A
公开(公告)日:2013-06-19
申请号:CN201110418797.3
申请日:2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/02
Abstract: 本发明提供一种超薄绝缘体上半导体材料及其制备方法,通过生长Ge组分呈梯度渐变的多个Si1-xGex过渡层及Si1-zGez停止层,在Si1-zGez停止层上生长半导体层,然后使所述半导体层与一具有绝缘层的衬底键合,最后通过智能剥离技术进行剥离,经过表面处理后制备出超薄绝缘体上半导体材料。采用本方法制备的超薄绝缘体上半导体材料具有较小的厚度,适用于较小特征尺寸的集成电路,可以提高集成电路的集成度。本发明工艺操作简单,适用于一般工业的半导体工艺。
-
公开(公告)号:CN102693900A
公开(公告)日:2012-09-26
申请号:CN201210174632.0
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种具有周期结构的半导体及其制备方法,首先提供一的AAO模板,所述AAO模板包括铝基底和具有周期排列的多个孔道的氧化铝层,于各该孔道内填充光刻胶,并使所述光刻胶覆盖所述氧化铝层,然后去除所述铝基底,接着去除各该孔道的底部以使所述孔道形成通孔,接着键合一半导体衬底及所述氧化铝层,并去除光刻胶,接着于所述通孔内填充半导体材料,最后去除所述氧化铝层,以完成所述具有周期结构的半导体的制备。本发明利用AAO模板实现了半导体周期结构的制备,工艺简单,成本低、可靠性和重复性好、且与半导体工艺兼容,采用本方法可制备出具有纳米级周期结构的半导体,适用于工业生产。
-
公开(公告)号:CN102683178A
公开(公告)日:2012-09-19
申请号:CN201210175117.4
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上半导体及其制备方法,先在第一Si衬底上的第一SiO2层刻出多个孔道,然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料,填充所述孔道并形成半导体层,以获得性能优异的半导体层,在所述半导体层表面键合具有第二SiO2层的第二Si衬底,然后去除所述Si衬底并去除所述SiO2,接着填充PMMA,并在所得结构的下表面键合具有第三SiO2层的第三Si衬底,退火使PMMA膨胀以剥离上述结构,该剥离工艺简单,有利于节约成本,最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容;通过选择性外延可降低半导体层的缺陷,有利于绝缘体上半导体性能的提高;通过PMMA退火膨胀剥离的工艺简单,有利于节约成本。本发明适用于工业生产。
-
公开(公告)号:CN102290369A
公开(公告)日:2011-12-21
申请号:CN201110282849.9
申请日:2011-09-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种薄GOI晶片及其制备方法,本发明采用高低温生长Ge薄膜的方法,使穿透位错等缺陷被限制在一个薄层内,并结合SmartCut技术,实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备,该GOI衬底结合了Ge材料和SOI材料的双重特点,所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点,并且通过本方法可以制备出带有应变或完全弛豫的GOI层,以满足不同器件的需要。本发明的制备方法工艺简单,可用于大规模的工业生产。
-
公开(公告)号:CN114975084A
公开(公告)日:2022-08-30
申请号:CN202210604165.4
申请日:2022-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明涉及一种薄膜材料集成方法,包括提供一基底;形成石墨烯层于所述基底的上表面;形成至少一功能材料层于所述石墨烯层的上表面;形成刚性临时基底层于所述石墨烯层的上表面,所述刚性临时基底层覆盖所述功能材料层;将由所述刚性临时基底层、所述功能材料层组成的叠层结构从所述石墨烯层表面机械剥离;将所述叠层结构转移至目标衬底,所述功能材料层与所述目标衬底的表面接触;去除所述刚性临时基底层,并使所述功能材料层留在所述目标衬底的表面。本发明通过选用刚性临时基底,有利于减小功能材料层在工艺过程中的变形,实现与目标衬底的晶圆级对准集成。
-
公开(公告)号:CN103065932B
公开(公告)日:2016-01-13
申请号:CN201110324589.7
申请日:2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种张应变Ge薄膜的制备方法及层叠结构,所述制备方法首先在GaAs衬底上分别外延出InxGa1-xAs层和顶层Ge薄膜,所述InxGa1-xAs层中In组分x为0﹤x≤1,并使所述InxGa1-xAs层的厚度不超过其生长在所述GaAs衬底上的临界厚度,使所述顶层Ge薄膜的厚度不超过其生长在所述InxGa1-xAs层上的临界厚度,以制备出Ge薄膜的样品;其次,对所述样品进行氦离子或氢离子注入,并使氦离子或氢离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10~1000nm;最后对所述样品进行快速热退火,退火后得到弛豫的InxGa1-xAs层和张应变Ge薄膜,进而达到了用低成本制备出具有张应变、高迁移率Ge薄膜,并能减小InxGa1-xAs缓冲层的厚度、降低其穿透位错密度的目的。
-
公开(公告)号:CN103165511B
公开(公告)日:2015-07-22
申请号:CN201110418133.7
申请日:2011-12-14
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种制备GOI的方法,采用生长Ge组分渐变的Si1-xGex层作为梯度缓冲层,以制备出高纯度、低缺陷的纯Ge层,然后通过离子注入在梯度缓冲层与纯Ge层的界面附近形成剥离层,接着进行退火使其剥离。采用本方法能达到低剂量离子注入实现GOI材料的制备,且制备出的GOI材料具有高纯度、低缺陷的特点。本方法工艺简单,适合工业生产。
-
公开(公告)号:CN102664166B
公开(公告)日:2013-11-27
申请号:CN201210175119.3
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/8238 , H01L27/092
Abstract: 本发明提供一种CMOS器件及其制作方法,于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽,于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层,然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层,并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面,最后在所述Ge层上制作PMOS器件,在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底,工艺简单,有利于降低成本;在该衬底上制备CMOS器件,具有较高的工作速度,有利于提高器件的性能。
-
公开(公告)号:CN102662212A
公开(公告)日:2012-09-12
申请号:CN201210174635.4
申请日:2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种光子晶体及其制备方法,首先提供包括铝基底和具有周期排列的多个孔道的氧化铝层的AAO模板,于各该孔道内填充光刻胶,并使所述光刻胶覆盖所述氧化铝层,然后去除所述铝基底,并去除各该孔道的底部以使所述孔道形成通孔,然后键合一半导体衬底及所述氧化铝层,去除光刻胶,接着于所述通孔内形成第一半导体柱并于所述氧化铝层表面形成第一半导体层,接着按上述步骤于所述第一半导体层上形成氧化铝层、第二半导体柱及第二半导体层,最后去除所述氧化铝层以完成制备。本发明利用AAO模板实现了光子晶体的制备,工艺简单,成本低、重复性好、且与半导体工艺兼容,采用本方法可制备出二维或三维纳米级的光子晶体,适用于工业生产。
-
-
-
-
-
-
-
-
-