公开(公告)号：CN114843172B

公开(公告)日：2024-12-20

申请号：CN202210459500.6

申请日：2022-04-27

Applicant: 上海华力集成电路制造有限公司

Inventor： 刘政红 ,  邵华 ,  陈昊瑜 ,  黄冠群 ,  齐瑞生

IPC: H01L21/02 ,  H01L21/311 ,  H10B43/30 ,  H10B43/40 ,  G03F7/42 ,  G03F7/09

Abstract: 本发明提供一种SONOS存储器ONO光刻返工工艺集成方法，包括：提供待返工的晶圆，晶圆包括半导体基底、氧化层和氮化硅层及待剥离光刻胶层；采用干法工艺将大部分光刻胶层去除，再用湿法工艺将剩余的光刻胶层去除；二次形成光刻胶层，刻蚀去除选择栅区域以及外围逻辑区域的氮化硅层；采用湿法刻蚀工艺去除选择栅区域以及外围逻辑区域的氧化层，采用的化学溶液刻蚀量小于基准刻蚀量；去除二次形成的光刻胶层，进行预清洗，采用的化学溶液的清洗量大于基准清洗量；生长栅氧化层和阻挡氧化层。本发明通过调整湿法刻蚀工艺刻蚀量和栅氧化层预清洗量降低返工晶圆在湿法刻蚀过程中因化学溶液侧钻导致膜层损伤，保证可靠性。该返工工艺稳定可控，适合批量生产。

公开(公告)号：CN118073191A

公开(公告)日：2024-05-24

申请号：CN202410224397.6

申请日：2024-02-28

Applicant: 上海华力集成电路制造有限公司

Inventor： 刘政红 ,  史天泉 ,  侯新亚 ,  黄冠群 ,  齐瑞生

IPC: H01L21/308 ,  H01L21/306 ,  H10B43/35

Abstract: 本发明提供一种SONOS存储器多晶硅栅的刻蚀工艺集成方法，提供衬底，衬底上至少包括一SONOS存储区，一选择管区和一外围逻辑区，SONOS存储区，选择管区和外围逻辑区上形成有第一栅介质层，SONOS存储区上的第一栅介质层上形成有第一栅极多晶硅层；在衬底上形成覆盖SONOS存储区，选择管区和外围逻辑区的第二栅介质层；利用淀积、研磨形成位于第二栅介质层上的第二栅极多晶硅层，在第二多晶层上依次形成第一、二硬掩膜层；利用光刻、刻蚀图形化第一、二硬掩膜层及其下方的第二栅极多晶硅层，以形成位于SONOS存储区，选择管区和外围逻辑区上的栅极结构；对衬底进行第一次多晶硅再氧化修复。本发明在不影响多晶硅栅刻蚀的情况下避免了高能量轻掺杂漏离子注入的影响。

公开(公告)号：CN119233640A

公开(公告)日：2024-12-31

申请号：CN202411622743.2

申请日：2024-11-13

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈昊瑜 ,  刘政红 ,  齐瑞生 ,  黄冠群

IPC: H10B41/35

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种SONOS存储器制造方法。该方法包括以下步骤：提供半导体基底；制作覆盖在存储区堆叠结构侧壁上的栅间隔离层和覆盖在半导体基底上的选择栅氧化层；在选择栅氧化层上沉积选择栅多晶硅，选择栅多晶硅包裹存储区堆叠结构；在选择栅多晶硅上沉积形成选择栅掩膜层；进行第一次自对准干法刻蚀，去除覆盖在选择栅多晶硅正面上的选择栅掩膜层；进行第二次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第三次自对准干法刻蚀，剩余选择栅多晶硅在纵向上与存储区堆叠结构齐平；进行第四次自对准干法刻蚀，使得剩余选择栅多晶硅在纵向上的高度低于与存储区堆叠结构。

公开(公告)号：CN119208144A

公开(公告)日：2024-12-27

申请号：CN202411328618.0

申请日：2024-09-23

Applicant: 上海华力集成电路制造有限公司

Inventor： 王姿方 ,  刘政红 ,  齐瑞生 ,  章亚男

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本发明提供一种SONOS存储器的制造方法，先对第二硬掩膜层进行第一刻蚀刻蚀，然后对选择栅极多晶硅层进行第二刻蚀处理，以去除第一硬掩膜层上的部分厚度的选择栅极多晶硅层，第二硬掩膜层的刻蚀速率小于选择栅极多晶硅层的刻蚀速率；对第二硬掩膜层及剩余的选择栅极多晶硅层进行第三刻蚀处理，以去除部分第二硬掩膜层以及去除第一硬掩膜层上的部分选择栅极多晶硅层，第二硬掩膜层的刻蚀速率等于选择栅极多晶硅层的刻蚀速率；以剩余的第二硬掩膜层为掩膜，对剩余的选择栅极多晶硅层进行第四刻蚀处理，并利用第二硬掩膜层与控制栅之间的选择栅极多晶硅层构成选择栅极。如此，可以改善选择栅极的形貌。

公开(公告)号：CN118870826A

公开(公告)日：2024-10-29

申请号：CN202410867341.2

申请日：2024-06-28

Applicant: 上海华力集成电路制造有限公司

Inventor： 章亚男 ,  刘政红 ,  齐瑞生

IPC: H10B43/30 ,  H01L21/28 ,  H01L21/311

Abstract: 本发明提供一种SONOS存储器的栅极刻蚀工艺方法，方法包括：步骤1)提供一半导体衬底，SONOS区域形成有第一栅极结构、第一硬掩膜层及第二硬掩膜层，非SONOS区域形成有第二栅极结构、第三硬掩膜层及第四硬掩膜层；步骤2)形成第一侧墙，并形成第二侧墙；步骤3)去除第二硬掩膜层及第四硬掩膜层；步骤4)于通过步骤3)形成的半导体结构的表面形成牺牲氧化层及牺牲氮化层；步骤5)去除第一硬掩膜层及第三硬掩膜层上方的牺牲氮化层；步骤6)去除第一硬掩膜层、第三硬掩膜层及位于第一栅极结构及第二栅极结构侧壁的牺牲氮化层；步骤7)去除牺牲氧化层。通过本发明解决了现有的SONOS存储器的整体性能易受到影响的问题。

公开(公告)号：CN115050748A

公开(公告)日：2022-09-13

申请号：CN202210669524.4

申请日：2022-06-14

Applicant: 上海华力集成电路制造有限公司

Inventor： 王佳兴 ,  刘政红 ,  陈昊瑜 ,  黄冠群 ,  齐瑞生

IPC: H01L27/11568 ,  H01L21/312

Abstract: 本发明提供一种ONO层表面光刻胶返工的改善方法，提供衬底，衬底上的第一、二区域均形成有叠层，叠层由自下而上依次叠加的第一氧化层、氮化层和第二氧化层组成，在第一区域中的第二氧化层上形成第一光刻胶层；去除需返工的第一光刻胶层，并保留第二氧化层；在第二氧化层上形成第二光刻胶层，之后通过光刻打开第二光刻胶层，使得第二区域上的第二氧化层裸露；刻蚀去除裸露的第二氧化层，使得其下方的氮化层裸露；去除剩余的第二光刻胶层，之后刻蚀去除第二区域中裸露的氮化层；刻蚀去除第一区域中的第一氧化层和第二区域中的第二氧化层。本发明降低返工时由于光刻胶粘附性问题而使得在特殊区域产生低良率问题，良率得到提升，可靠性得到保证。

公开(公告)号：CN115000076A

公开(公告)日：2022-09-02

申请号：CN202210702671.7

申请日：2022-06-21

Applicant: 上海华力集成电路制造有限公司

Inventor： 陈冬 ,  刘政红 ,  齐瑞生 ,  黄冠群

IPC: H01L27/11568

Abstract: 本发明提供一种提高SONOS存储器可靠性的方法，提供衬底，衬底上形成有控制栅以及形成于控制栅两侧的选择栅；在衬底形成覆盖控制栅、选择栅的光刻胶层，之后通过光刻打开光刻胶层，使得浮栅至控制栅区域以外的衬底裸露；对裸露的衬底进行离子注入，用于改变选择栅的阈值电压。本发明在形成选择栅和控制栅结构后，再进行离子注入，避免选择栅与控制栅之间离子扩散，减少选择栅感应漏极漏电流漏电，提高SONOS存储器件的可靠性。