公开(公告)号：CN1204871A

公开(公告)日：1999-01-13

申请号：CN98105362.9

申请日：1998-03-02

Applicant: 三菱电机株式会社

Inventor： 石垣佳之 ,  本田裕己

IPC: H01L27/10 ,  H01L27/11 ,  H01L21/82 ,  H01L21/8244

Abstract: 提供一种能增加存储节点电容、提高抗软错误性能的半导体装置及其制造方法。在包括存储节点部分11c、11d的第一布线层上通过介质膜12形成GND布线14b。于是由存储节点部分11c、11d、介质膜12和GND布线14b构成存储节点部分的电容元件。另外,相对于存储单元的中心呈点对称地配置第一布线层,同时在字线5a、5d的延伸方向上按同样的布局相邻地配置多个存储单元。

公开(公告)号：CN1182962A

公开(公告)日：1998-05-27

申请号：CN97109797.6

申请日：1997-05-07

Applicant: 三菱电机株式会社

Inventor： 前川繁登 ,  一法师隆志 ,  岩松俊明 ,  前田茂伸 ,  金逸中 ,  塘一仁 ,  栗山祐忠 ,  石垣佳之 ,  浮田求 ,  堤聪明

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/11

CPC classification number: H01L29/78609 ,  H01L27/124 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66757 ,  H01L29/78618 ,  H01L29/78624 ,  H01L29/78639

Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。