公开(公告)号：CN1213843A

公开(公告)日：1999-04-14

申请号：CN98115981.8

申请日：1998-07-15

Applicant: 三菱电机株式会社

Inventor： 岩松俊明 ,  山口泰男 ,  前田茂伸 ,  一法师隆志 ,  平野有一

IPC: H01L21/02

CPC classification number: H01L27/1203 ,  H01L21/84

Abstract: 本发明提供防止了来自衬底边缘部的尘粒的半导体衬底的处理方法和半导体衬底。对SOI衬底10的边缘部和下主面进行氧化形成氧化膜13。在该氧化工序中将在SOI衬底10的边缘部和下主面上露出的氧化膜11作为下敷氧化膜来使用,与LOCOS(硅的局部氧化)氧化同样地进行。因而,在SOI衬底10的边缘部和下主面上氧化膜13的厚度比氧化膜11厚。

公开(公告)号：CN1182962A

公开(公告)日：1998-05-27

申请号：CN97109797.6

申请日：1997-05-07

Applicant: 三菱电机株式会社

Inventor： 前川繁登 ,  一法师隆志 ,  岩松俊明 ,  前田茂伸 ,  金逸中 ,  塘一仁 ,  栗山祐忠 ,  石垣佳之 ,  浮田求 ,  堤聪明

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/11

CPC classification number: H01L29/78609 ,  H01L27/124 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66757 ,  H01L29/78618 ,  H01L29/78624 ,  H01L29/78639

Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。

公开(公告)号：CN1297011C

公开(公告)日：2007-01-24

申请号：CN03104319.4

申请日：2003-01-30

Applicant: 三菱电机株式会社

Inventor： 一法师隆志 ,  岩松俊明

IPC: H01L27/12 ,  H01L27/04 ,  H01L21/84

CPC classification number: H01L21/76283 ,  H01L21/84 ,  H01L27/1203

Abstract: 提供一种其基片主面上形成的绝缘膜的可靠性得到改善的半导体装置及其制造方法。其要点如下：在由元件隔离绝缘膜(5a)的底面和BOX层(2)的上面夹着的那部分硅层(3)内，用离子注入法以杂质浓度P1注入元件隔离用的P型杂质。并且，通过该离子注入，在栅氧化膜(7a)的下方与BOX层(2)的界面附近的硅层(3)内，以杂质浓度P2注入P型杂质。另一方面，在电容器介质膜(7b)的下方与BOX层(2)的界面附近的硅层(3)的杂质浓度为硅层(3)最初的杂质浓度P0。

公开(公告)号：CN1153302C

公开(公告)日：2004-06-09

申请号：CN97109797.6

申请日：1997-05-07

Applicant: 三菱电机株式会社

Inventor： 前川繁登 ,  一法师隆志 ,  岩松俊明 ,  前田茂伸 ,  金逸中 ,  塘一仁 ,  栗山祐忠 ,  石垣佳之 ,  浮田求 ,  堤聪明

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/11

CPC classification number: H01L29/78609 ,  H01L27/124 ,  H01L29/41733 ,  H01L29/458 ,  H01L29/66757 ,  H01L29/78618 ,  H01L29/78624 ,  H01L29/78639

Abstract: 提供一种能防止在具有连接导电类型不同的多晶硅层结构的薄膜晶体管中由于杂质扩散引起的不良后果的薄膜晶体管及其制造方法。用多晶硅在第2氧化膜4的表面上整体地形成漏极6、沟道7、源极8。漏极6通过到达衬垫层3(第2多晶半导体层)的上表面而形成的接触孔5连接在衬垫层3上。而且在位于接触孔5(开口部)的底部的衬垫层3上形成硼注入区BR。