存储卡和包含所述存储卡的存储系统

    公开(公告)号:CN101241752A

    公开(公告)日:2008-08-13

    申请号:CN200810085618.7

    申请日:2008-02-01

    CPC classification number: G11C16/20

    Abstract: 本发明提出了一种存储卡和包含所述存储卡的存储系统。所述存储卡包括:第一存储芯片,响应所有外部输入命令;以及第二存储芯片,响应于外部输入命令中与数据的读取、编程、以及擦除操作相关的命令。存储在第一存储芯片内的卡识别信息包括与所述第一和第二存储芯片大小之和相对应的容量信息。存储卡的多个存储芯片在设计各种形式存储容量的存储卡时很有用。

    用户认证方法以及执行用户认证的电子装置

    公开(公告)号:CN105743653B

    公开(公告)日:2020-08-25

    申请号:CN201511010067.4

    申请日:2015-12-29

    Abstract: 提供一种用户认证方法以及执行用户认证的电子装置。提供一种用户认证方法以及执行该方法的电子装置。所述方法在处理器的控制下被执行,所述方法包括:为了识别用户而输入用户认证请求;生成与用户认证请求中的基于知识的认证信息相应的随机数数据;通过将用户认证请求中的基于生物测定学的认证信息与随机数数据结合,来生成认证码;基于认证码处理用户认证请求。

    具有非易失性存储器数据传输能力的集成电路存储器系统

    公开(公告)号:CN101256828A

    公开(公告)日:2008-09-03

    申请号:CN200810092032.3

    申请日:2008-02-01

    Abstract: 本申请涉及一种具有非易失性存储器数据传输能力的集成电路存储器系统,该集成电路存储器系统包括其中具有随机存取存储器阵列、非易失性存储器阵列(例如,闪速存储器阵列)和数据传输电路的集成电路器件。存储器阵列和数据传输电路可以包括在共用的集成电路芯片中。随机存取存储器(RAM)阵列包括多个RAM单元列和第一组多条位线,所述第一组多条位线被电连接到所述多个RAM单元列。非易失性存储器阵列包括多个非易失性存储器单元列和第二组多条位线,所述第二组多条位线被电连接多个非易失性存储器单元列。数据传输电路被电连接到第一和第二组多条位线。数据传输电路被配置为支持在第一和第二组多条位线之间的直接双向通信。

    可修复半导体存储器件及其修复方法

    公开(公告)号:CN101241769A

    公开(公告)日:2008-08-13

    申请号:CN200710300376.4

    申请日:2007-12-29

    CPC classification number: G06F11/1417 G11C29/82

    Abstract: 一种可修复的半导体存储器件包括具有储存第一系统数据的第一块和储存与该第一系统数据相同的第二系统数据的第二块的存储单元阵列。控制器响应于从主机输出的重置信号将该第一系统数据传输给存储单元,它还根据由ECC检测块产生的失败检测信号将第二系统数据传输给该存储单元。该ECC检测块决定该第一系统数据是否有缺陷。当在重置半导体存储器件期间在该第一系统数据中产生缺陷时,通过提供第二系统数据修复该第一系统数据。

    输入/输出数据的规模相异的先入先出存贮器及其方法

    公开(公告)号:CN1078720C

    公开(公告)日:2002-01-30

    申请号:CN96112424.5

    申请日:1996-10-15

    Inventor: 金起弘

    CPC classification number: G06F5/14

    Abstract: 一种用于输出输入与输出数据的规模相异的数据的先入先出存贮器件,包括:数据输入单元、指针产生单元、缓冲单元、数据输出单元和标记产生单元。其特征是:根据由输入数据和输出数据的规模确定的外部模式控制信号来预置输入数据的规模并产生读写指针,同时或交替地在写指针指出的缓冲单元的存贮区域上写入输入数据或根据读指针读出已写入的具有该模式控制信号所确定的格式的输出数据,并产生表示写入数据量的标记。

Patent Agency Ranking