公开(公告)号：CN111092060B

公开(公告)日：2025-04-04

申请号：CN201911012951.X

申请日：2019-10-23

Applicant: 三星电子株式会社

Inventor： 李赫宰 ,  金志勳 ,  金泰勳 ,  洪志硕 ,  黄智焕

IPC: H01L23/31 ,  H01L23/488 ,  H01L23/367

Abstract: 提供一种半导体封装。半导体封装包括：下结构，包括上绝缘层及上焊盘；以及半导体芯片，设置在下结构上且包括下绝缘层及下焊盘。下绝缘层接触上绝缘层并耦合到上绝缘层，并且下焊盘接触上焊盘并耦合到上焊盘，且半导体芯片的旁侧在半导体芯片的上侧与下侧之间延伸且包括凹缩部分。

公开(公告)号：CN111092061B

公开(公告)日：2024-06-28

申请号：CN201911016628.X

申请日：2019-10-24

Applicant: 三星电子株式会社

Inventor： 黄智焕 ,  金志勋 ,  洪志硕 ,  金泰勋 ,  李赫宰

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/07

Abstract: 一种半导体封装件包括：基底结构，所述基底结构具有基底焊盘；第一半导体芯片，所述第一半导体芯片位于所述基底结构上，并且具有结合到所述基底焊盘的第一连接焊盘；第一结合结构，所述第一结合结构包括基底结构的基底绝缘层以及所述第一半导体芯片的结合到所述基底绝缘层的第一下绝缘层；第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片上，具有连接到所述第一贯穿电极的第二连接焊盘；以及第二结合结构，所述第二结合结构包括所述第一半导体芯片的第一上绝缘层以及所述第二半导体芯片的结合到所述第一上绝缘层的第二下绝缘层，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。

公开(公告)号：CN112701100A

公开(公告)日：2021-04-23

申请号：CN202010640793.9

申请日：2020-07-06

Applicant: 三星电子株式会社

Inventor： 洪志硕 ,  姜芸炳 ,  姜明成 ,  金泰勋 ,  朴相天 ,  李赫宰 ,  黄智焕

IPC: H01L23/488 ,  H01L23/544 ,  H01L25/18 ,  H01L21/60

Abstract: 根据本发明构思的一方面，提供了一种晶片至晶圆结合结构，其包括晶片，该晶片具有第一测试焊盘、形成在第一测试焊盘上的第一结合焊盘以及第一绝缘层，第一结合焊盘穿透第一绝缘层。该结构还可包括晶圆，该晶圆具有第二测试焊盘、形成在第二测试焊盘上的第二结合焊盘以及第二绝缘层，第二结合焊盘穿透第二绝缘层。该结构还可包括围绕第一结合焊盘的所有侧表面和第二结合焊盘的所有侧表面的聚合物层，该聚合物层布置在晶片和晶圆之间。此外，晶圆和晶片可被结合在一起。

公开(公告)号：CN111092067A

公开(公告)日：2020-05-01

申请号：CN201911009480.7

申请日：2019-10-23

Applicant: 三星电子株式会社

Inventor： 金宣澈 ,  金泰勋 ,  黄智焕

IPC: H01L23/538

Abstract: 一种半导体封装件包括：第一半导体芯片，包括主体部分、设置在所述主体部分的第一表面上的第一结合层和穿过所述主体部分的至少一部分的贯穿通路；以及第一再分布部分，设置在所述第一半导体芯片中以通过所述第一结合层连接到所述第一半导体芯片，所述第一再分布部分包括电连接到所述第一半导体芯片的第一再分布层、设置在所述第一再分布层之间的第一布线绝缘层以及连接到所述第一结合层的第二结合层。所述第一结合层包括第一金属焊盘和围绕所述第一金属焊盘的第一绝缘层，所述第二结合层包括第二金属焊盘和围绕所述第二金属焊盘的第二结合绝缘层，所述第一金属焊盘和所述第二金属焊盘设置为彼此对应并且彼此结合。

公开(公告)号：CN111092061A

公开(公告)日：2020-05-01

申请号：CN201911016628.X

申请日：2019-10-24

Applicant: 三星电子株式会社

Inventor： 黄智焕 ,  金志勋 ,  洪志硕 ,  金泰勋 ,  李赫宰

IPC: H01L23/31 ,  H01L23/498 ,  H01L25/07

Abstract: 一种半导体封装件包括：基底结构，所述基底结构具有基底焊盘；第一半导体芯片，所述第一半导体芯片位于所述基底结构上，并且具有结合到所述基底焊盘的第一连接焊盘；第一结合结构，所述第一结合结构包括基底结构的基底绝缘层以及所述第一半导体芯片的结合到所述基底绝缘层的第一下绝缘层；第二半导体芯片，所述第二半导体芯片位于所述第一半导体芯片上，具有连接到所述第一贯穿电极的第二连接焊盘；以及第二结合结构，所述第二结合结构包括所述第一半导体芯片的第一上绝缘层以及所述第二半导体芯片的结合到所述第一上绝缘层的第二下绝缘层，所述第一上绝缘层具有虚设绝缘部分，所述虚设绝缘部分延伸到所述第一半导体芯片周围的所述基底结构上。

公开(公告)号：CN110943061A

公开(公告)日：2020-03-31

申请号：CN201910890602.1

申请日：2019-09-19

Applicant: 三星电子株式会社

Inventor： 朴商植 ,  姜芸炳 ,  闵台洪 ,  李泽勋 ,  黄智焕

IPC: H01L23/488 ,  H01L23/31 ,  H01L23/367 ,  H01L21/60

Abstract: 公开了一种半导体封装，包括具有第一衬底通孔(TSV)的第一半导体芯片，堆叠在第一半导体芯片上的第二半导体芯片和设置在第一半导体芯片和第二半导体芯片之间的第一粘合剂层。第二半导体芯片包括连接到第一衬底通孔的第二衬底通孔。第一粘合剂层的侧面从第一半导体芯片和第二半导体芯片的侧面凹进。