-
公开(公告)号：CN107871728B
公开(公告)日：2021-04-20
申请号：CN201710445270.7
申请日：2017-06-13
Applicant: 三星电子株式会社
IPC: H01L23/552 , H01L23/31 , H01L25/16 , H01L21/56
Abstract: 一种集成电路封装包括：至少一个第一芯片，安装在印刷电路板的安装表面的第一区中；模制单元，覆盖实施安装表面并包围所述至少一个第一芯片；电磁屏蔽膜，覆盖所述模制单元的表面并包围所述至少一个第一芯片；以及第二芯片，安装在所述安装表面的第二区中。第二芯片暴露在所述电磁屏蔽膜外部并与所述印刷电路板间隔开，其中所述模制单元位于第二芯片和所述印刷电路板之间。
-
公开(公告)号：CN109150125A
公开(公告)日：2019-01-04
申请号：CN201810629001.0
申请日：2018-06-19
Applicant: 三星电子株式会社
CPC classification number: H03M1/185 , G01R19/04 , G01R35/005 , H03G3/3078 , H03G7/002 , H03G7/007 , H03G7/08 , H03K5/003 , H03K5/1532 , H03M1/70 , H03G3/32
Abstract: 一种电子电路，包括峰检测器、增益控制器和压缩器。峰检测器检测数字输入的峰电平。增益控制器输出关于将峰电平增大至目标电平的数字增益。压缩器基于检测到的峰电平为增益控制器提供将作为数字增益输出的压缩的增益。在峰电平大于阈值电平的压缩区间中，输出的数字增益随着峰电平减小而增大。压缩器产生压缩的增益，使得压缩区间中的输出数字增益的增量与峰电平的减量的比率小于参考比率。
-
公开(公告)号：CN102297480A
公开(公告)日：2011-12-28
申请号：CN201110178836.7
申请日：2011-06-22
Applicant: 三星电子株式会社
CPC classification number: F24F1/0007 , F24F13/20 , F24F13/222 , F24F2001/0048 , F24F2013/207
Abstract: 本申请公开了一种空调的室内单元。该空调的室内单元包括：主体；热交换器，设置在主体中；电子膨胀阀，设置在主体中，并且位于热交换器纵向的外部；控制单元，控制安装在主体中的电子组件；控制壳体，包括设置在控制单元和电子膨胀阀之间的第一侧表面部分以及与第一侧表面部分连接并朝着热交换器的方向延伸的延伸部分。
-
公开(公告)号：CN109150125B
公开(公告)日：2023-06-09
申请号：CN201810629001.0
申请日：2018-06-19
Applicant: 三星电子株式会社
Abstract: 一种电子电路，包括峰检测器、增益控制器和压缩器。峰检测器检测数字输入的峰电平。增益控制器输出关于将峰电平增大至目标电平的数字增益。压缩器基于检测到的峰电平为增益控制器提供将作为数字增益输出的压缩的增益。在峰电平大于阈值电平的压缩区间中，输出的数字增益随着峰电平减小而增大。压缩器产生压缩的增益，使得压缩区间中的输出数字增益的增量与峰电平的减量的比率小于参考比率。
-
公开(公告)号：CN113053431B
公开(公告)日：2022-05-31
申请号：CN202110349616.X
申请日：2018-11-21
Applicant: 三星电子株式会社
Abstract: 公开了执行命令总线训练的装置和方法。执行命令总线训练(CBT)操作的动态随机存取存储器(DRAM)装置包括：时钟端子，接收时钟信号；数据时钟端子，接收数据时钟信号；第一数据端子，接收第一数据信号；多个命令/地址端子，在CBT操作期间接收CBT图案，CBT图案包括多个命令/地址信号；多个第二数据端子，在CBT操作期间与所述多个命令/地址信号一一对应；CBT控制逻辑，在数据时钟信号的上升沿和下降沿之一确定第一数据信号的逻辑电平，当确定第一数据信号的第一逻辑电平时进入CBT模式；在时钟信号的上升沿和下降沿之一确定CBT图案的逻辑电平，通过所述多个第二数据端子输出确定的CBT图案；当确第一数据信号的第二逻辑电平时退出CBT模式。
-
Patent Agency Ranking
公开(公告)号：CN109817252A
公开(公告)日：2019-05-28
申请号：CN201811390156.X
申请日：2018-11-21
Applicant: 三星电子株式会社
Abstract: 公开了一种用于支持命令总线训练模式的存储装置及操作其的方法。提供了一种用于支持命令总线训练(CBT)模式的存储装置及操作所述存储装置的方法。存储装置被配置为：响应于第一数据信号的逻辑电平而进入CBT模式或从CBT模式退出，其中，第一数据信号不包括在用于在CBT模式下输出CBT图案的与命令/地址信号一一对应的第二数据信号中。存储装置还被配置为在CBT模式下进行以下操作：根据由与第二数据信号相关联的端子接收的第二参考电压设置代码来改变参考电压值，将命令/地址信号或一对数据时钟信号终结到与存储在模式寄存器中的片上终结(ODT)代码设置相应的电阻值，并且关闭数据信号的ODT。
-
公开(公告)号：CN109712661A
公开(公告)日：2019-05-03
申请号：CN201811073495.5
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C16/32
CPC classification number: G11C11/4093 , G11C5/025 , G11C7/106 , G11C7/1066 , G11C7/1087 , G11C7/1093 , G11C7/222 , G11C11/4076 , G11C11/4091 , G11C29/028 , G11C2207/105 , G11C2207/107 , G11C2207/2254
Abstract: 一种半导体存储器装置包括存储器磁芯，其执行数据的读取和写入；数据传递和训练块，其连接在第一焊盘与存储器磁芯之间；以及至少一个数据传递、时钟生成和训练块，其连接在至少一个第二焊盘与存储器磁芯之间。在第一训练操作中，所述数据传递和训练块通过所述第一焊盘输出通过所述第一焊盘接收的第一训练数据作为第二训练数据。在第二训练操作中，所述数据传递和训练块中的至少一个通过所述第一焊盘中的至少一个输出通过所述至少一个第二焊盘接收的第三训练数据作为第四训练数据。第二训练数据和第四训练数据与通过至少一个第二焊盘输出的读数据选通信号同步输出。
-
公开(公告)号：CN108962845A
公开(公告)日：2018-12-07
申请号：CN201810808732.1
申请日：2017-06-13
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/552 , H01L25/16 , H01L21/56
CPC classification number: H01L23/552 , H01L23/3121 , H01L23/3157 , H01L23/49811 , H01L23/49838 , H01L24/16 , H01L25/0655 , H01L25/18 , H01L2224/16237 , H01L2924/15313 , H01L2924/181 , H01L2924/1815 , H01L2924/19105 , H01L2924/3025 , H01L2924/00012 , H01L21/56 , H01L25/16
Abstract: 一种集成电路封装包括：至少一个第一芯片，安装在印刷电路板的安装表面的第一区中；模制单元，覆盖实施安装表面并包围所述至少一个第一芯片；电磁屏蔽膜，覆盖所述模制单元的表面并包围所述至少一个第一芯片；以及第二芯片，安装在所述安装表面的第二区中。第二芯片暴露在所述电磁屏蔽膜外部并与所述印刷电路板间隔开，其中所述模制单元位于第二芯片和所述印刷电路板之间。
-
公开(公告)号：CN104470205B
公开(公告)日：2018-10-02
申请号：CN201410466763.5
申请日：2014-09-15
Applicant: 三星电子株式会社
Abstract: 提供了一种阵列印刷电路板(PCB)，在其中可以容易地替换有缺陷的单PCB。还提供了替换有缺陷的单PCB的方法和制造电子装置的方法。该阵列PCB可以包括多个单PCB。轨部分可以围绕多个单PCB部分。多个接片通路部分连接多个单PCB部分到轨部分，每个接片通路部分包括至少一对贯穿电极。测试端子部分可以形成在轨部分的一侧并且可以包括多个测试端子。至少一对贯穿电极可以包括邻近于轨部分布置并且电连接到对应的测试端子的第一贯穿电极和邻近于对应的单PCB部分布置并且电连接到该对应的单PCB的第二贯穿电极。
-
公开(公告)号：CN109560533B
公开(公告)日：2022-10-25
申请号：CN201811091135.8
申请日：2018-09-18
Applicant: 三星电子株式会社
IPC: H02H7/20
Abstract: 一种电子电路包括输出产生器和过压检测器。输出产生器被配置为将输出信号输出到输出端子。响应于输出端子的电压的幅度大于容许幅度，过压检测器被配置为输出第一逻辑值的过压检测信号，使得输出产生器中包括的元件被关断。响应于在当过压检测信号的第一逻辑值改变为过压检测信号的第二逻辑值之后经过了参考时间之前，过压检测器再次输出第一逻辑值的过压检测信号，被关断的元件保持关断。响应于在参考时间期间，过压检测器输出第二逻辑值的过压检测信号，被关断的元件被导通。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.021 seconds)
