-
公开(公告)号：CN120017051A
公开(公告)日：2025-05-16
申请号：CN202411634482.6
申请日：2024-11-15
Applicant: 三星电子株式会社
Abstract: 提供了一种用于生成时钟的设备和方法。所述设备包括：锁相环电路，通过振荡器生成具有指定频率的第一时钟信号；监测电路，监测响应于第一时钟信号而接收的第一信号的第一误码率(BER)；以及控制逻辑电路，基于监测结果来控制锁相环电路。控制逻辑电路在第一误码率等于或大于预设阈值时，将包括在锁相环电路中的第一升压电流源与振荡器连接，并且在第一误码率小于阈值时，将先前与振荡器连接的第二升压电流源与振荡器断开。
-
公开(公告)号：CN117170927A
公开(公告)日：2023-12-05
申请号：CN202310219180.1
申请日：2023-03-07
Applicant: 三星电子株式会社
IPC: G06F11/10
Abstract: 公开了一种电子设备，包括：ECC解码器，针对多个ECC组中的每一个ECC组，对包括多个PAM‑4符号的数据片执行ECC解码来生成ECC解码后的数据片；CRC解码器，对ECC解码后的数据片执行CRC解码来获得数据；以及擦除解码单元，当CRC解码失败时针对每个PAM‑4符号计算LLR，基于LLR针对多个ECC组中的每一个ECC组从多个PAM‑4符号中提取错误符号候选，并且在擦除错误符号候选之后再次执行ECC解码。
-
公开(公告)号：CN116737052A
公开(公告)日：2023-09-12
申请号：CN202310056718.1
申请日：2023-01-17
Applicant: 三星电子株式会社
Abstract: 提供了将输入信号转换为数字值的电子装置及其操作方法。所述电子装置可以包括：模数转换器电路，响应于时钟信号将输入信号的电平转换为数字输入值；振荡器，生成所述时钟信号；第一均衡电路，通过使所述数字输入值均衡来生成数字输出信号；第一检相器电路，检测所述数字输出信号的相位并且生成数字相位值；环路滤波器，基于所述数字相位值生成第一数字输出值；第二均衡电路，通过使所述数字输入值均衡来生成数字中间值；以及第二检相器电路，检测所述数字中间值的相位并且生成第二数字输出值。所述振荡器可以基于所述第一数字输出值和所述第二数字输出值调整所述时钟信号的频率。
-
公开(公告)号：CN116257474A
公开(公告)日：2023-06-13
申请号：CN202211567454.8
申请日：2022-12-07
Applicant: 三星电子株式会社
Abstract: 提供了一种并串接口电路以及具有其的发送装置。所述并串接口电路包括：均衡器，其用于将奇数数据延迟半个周期，并顺序地生成奇数前置数据、奇数主数据和奇数后置数据，并且将偶数数据延迟半个周期，并顺序地生成偶数前置数据、偶数主数据和偶数后置数据；最终并串转换器，其用于顺序地且交替地选择所述偶数前置数据和所述奇数前置数据以生成前置数据，顺序地且交替地选择反相奇数主数据和反相偶数主数据以生成反相主数据，并且顺序地且交替地选择所述偶数后置数据和所述奇数后置数据以生成后置数据；以及驱动器，其用于驱动所述前置数据以生成前置数据电平，驱动所述反相主数据以生成反相主数据电平，并且驱动所述后置数据以生成后置数据电平。
-
公开(公告)号：CN115080475A
公开(公告)日：2022-09-20
申请号：CN202210119251.6
申请日：2022-02-08
Applicant: 三星电子株式会社
Abstract: 提供一种用于编码和解码的装置和方法，以实现具有最小开销的最大转换避免编码。示例性装置通过使用表示数据突发中的一些比特值与符号之间的相关性的子块查找表、基于数据突发的其余比特值选择性地将子块查找表互连的组合查找表、以及指定与接收的码字中的每一个的符号对应的子块查找表的码字解码查找表，来执行编码和/或解码。
-
Patent Agency Ranking
公开(公告)号：CN111049516B
公开(公告)日：2024-07-12
申请号：CN201910593347.4
申请日：2019-07-03
Applicant: 三星电子株式会社 , 西江大学校产学协力团
Abstract: 一种集成电路，包括：相移数据信号生成电路，被配置为基于至少一个相移时钟信号来从输入数据信号生成多个相移数据信号；同步电路，被配置为通过将该至少一个相移时钟信号应用于由相移数据信号生成电路提供的多个相移数据信号来生成多个同步数据信号；以及控制信号生成电路，被配置为对该多个同步数据信号执行逻辑运算，以生成用于控制该至少一个相移时钟信号的相位的相位控制信号，并生成用于控制该至少一个相移时钟信号的频率的频率控制信号。
-
公开(公告)号：CN118100929A
公开(公告)日：2024-05-28
申请号：CN202311447127.3
申请日：2023-11-02
Applicant: 三星电子株式会社
IPC: H03M1/10
Abstract: 提供用于时序偏斜校准的设备。例如，所述设备可包括：模数转换电路，被配置为基于时钟信号对输入信号进行采样并且将采样的输入信号转换为数字码；偏斜检测电路，被配置为计算数字码的各个电平的标准差的第一和，将标准差的第一和与先前计算的标准差的第二和进行比较，并且选择第一和以及第二和之中的较小值；以及补偿电路，被配置为基于第一和以及第二和之中的选择的一个来补偿时钟信号的偏斜。
-
公开(公告)号：CN118093254A
公开(公告)日：2024-05-28
申请号：CN202311569652.2
申请日：2023-11-22
Applicant: 三星电子株式会社
Abstract: 提供了纠错装置和纠错方法。所述纠错装置包括：接收器，被配置为接收通过包括一个或多个线路的通道从外部装置发送的多个纠错码(ECC)码字；ECC解码器，被配置为通过针对所述多个ECC码字执行纠错生成多个回读ECC码字，并且基于所述多个回读ECC码字生成第一循环冗余校验(CRC)码字；CRC校验器，被配置为确定第一CRC码字中是否存在错误；以及回读ECC解码器，被配置为当确定第一CRC码字中存在错误时，通过基于从ECC解码器接收到的纠错结果信息估计剩余错误位置并且基于剩余错误位置针对所述多个回读ECC码字执行剩余纠错，来生成第二CRC码字。
-
公开(公告)号：CN117675458A
公开(公告)日：2024-03-08
申请号：CN202310714285.4
申请日：2023-06-15
Applicant: 三星电子株式会社
Abstract: 提供数据接收装置。所述数据接收装置可包括虚设级块。虚设级块可包括m个虚设级，其中，m是大于或等于2的自然数。所述m个虚设级中的每个可被配置为使用虚设系数信息从虚设输入信号去除符号间干扰(ISI)，以生成没有ISI的虚设输出信号。所述m个虚设级中的每个还可被配置为输出虚设输出信号。正常级块可包括n个正常级，其中，n是大于或等于2的自然数。所述n个正常级中的每个可被配置为使用系数信息从输入信号去除ISI以生成没有ISI的输出信号，并且还可被配置为输出输出信号。
-
公开(公告)号：CN117595864A
公开(公告)日：2024-02-23
申请号：CN202310800772.2
申请日：2023-06-30
Applicant: 三星电子株式会社
Abstract: 公开了数字锁相环及其操作方法。所述数字锁相环(PLL)包括：(i)数控振荡器(DCO)，被配置为：生成具有响应于频率控制信号可调节的频率的振荡信号，(ii)分频器，被配置为：响应于对所述振荡信号的频率进行分频而生成反馈信号，(iii)时间‑数字转换器(TDC)，被配置为：检测参考信号与反馈信号之间的相位差，并且基于所述相位差生成误差信号，以及(iv)数字环路滤波器，被配置为：响应于所述误差信号和所述振荡信号而生成频率控制信号。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.03 seconds)
