-
Patent Agency Ranking
公开(公告)号：CN108399931B
公开(公告)日：2022-02-01
申请号：CN201711282951.2
申请日：2017-12-07
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储装置。所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
-
公开(公告)号：CN108091365B
公开(公告)日：2021-11-09
申请号：CN201710547418.8
申请日：2017-07-06
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储装置，所述非易失性存储装置包括单元串，单元串具有连接到一条位线的多个存储单元。页缓冲器经由感测节点连接到位线并经由位线连接到单元串。页缓冲器包括用于存储位线设定信息的第一锁存器和用于存储强制信息的第二锁存器。第一锁存器被构造为将位线设定信息输出到感测节点，第二锁存器被构造为独立于第一锁存器将强制信息输出到感测节点。
-
公开(公告)号：CN103996415B
公开(公告)日：2019-05-28
申请号：CN201410025173.9
申请日：2014-01-20
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件,包括：单元阵列，包括沿垂直方向在衬底上延伸的多个单元串；页缓冲器，连接到多个位线并且被配置成在感测操作中存储单元阵列的感测数据；电压生成器，被配置成向多个字线和所述多条位线提供电压；以及输入/输出缓冲器，被配置成临时存储在来自页缓冲器的数据转储中接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件还包括控制逻辑，被配置成在感测转储到输入/输出缓冲器的数据之后并且在完成从感测操作的偏置电压恢复单元阵列之前将非易失性存储器件的状态设置为就绪状态。
-
公开(公告)号：CN108346447A
公开(公告)日：2018-07-31
申请号：CN201711120376.6
申请日：2017-11-13
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/4094 , G11C11/5628 , G11C16/08 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/30 , G11C16/3427
Abstract: 提供了对包括N条串选择线、字线、第一位线组和第二位线组的非易失性存储器件进行编程的方法。该方法可以包括：响应于顺序施加的第一地址至第N地址，通过顺序地选择所述N条串选择线来顺序地对连接到字线和包括在第一位线组中的至少一条位线的第一存储器单元进行编程；然后响应于顺序施加的第N+1地址至第2N地址，通过顺序地选择所述N条串选择线之一来顺序地对连接到字线和包括在第二位线组中的至少一条位线的第二存储器单元进行编程。
-
公开(公告)号：CN108091365A
公开(公告)日：2018-05-29
申请号：CN201710547418.8
申请日：2017-07-06
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/3459
Abstract: 提供了一种非易失性存储装置，所述非易失性存储装置包括单元串，单元串具有连接到一条位线的多个存储单元。页缓冲器经由感测节点连接到位线并经由位线连接到单元串。页缓冲器包括用于存储位线设定信息的第一锁存器和用于存储强制信息的第二锁存器。第一锁存器被构造为将位线设定信息输出到感测节点，第二锁存器被构造为独立于第一锁存器将强制信息输出到感测节点。
-
-
-
-
Search Results
15
records
(took 0.026 seconds)
