公开(公告)号：CN107527647A

公开(公告)日：2017-12-29

申请号：CN201710478004.4

申请日：2017-06-21

Applicant: 三星电子株式会社

Inventor： 安成悟 ,  姜锡龙 ,  柳慧承 ,  郑载勋

IPC: G11C11/406

CPC classification number: G11C11/1693 ,  G06F11/1004 ,  G11C7/1087 ,  G11C7/1093 ,  G11C7/222 ,  G11C11/161 ,  G11C11/4076 ,  G11C11/4093 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0061 ,  G11C13/0069 ,  G11C11/406

Abstract: 一种半导体存储器件的延迟电路包括延迟链、第一相位转换器和第二相位转换器。延迟链连接在输入端子和输出端子之间，包括2N个延迟单元，并延迟第一中间信号以产生第二中间信号。第一相位转换器连接到输入端子，并且向延迟链提供第一中间信号，其中第一中间信号是通过响应于控制信号将输入信号的相位反相或者通过保持输入信号的相位而产生的。第二相位转换器连接到输出端子，并且通过响应于控制信号将第二中间信号的相位反相或通过保持第二中间信号的相位而产生输出信号。

公开(公告)号：CN118800289A

公开(公告)日：2024-10-18

申请号：CN202410433155.8

申请日：2024-04-11

Applicant: 三星电子株式会社

Inventor： 徐东仁 ,  金载雄 ,  裴昶贤 ,  柳慧承

IPC: G11C11/4063

Abstract: 提供了接收器和半导体存储器装置。该接收器包括：缓冲器，其被配置为通过将接收到的数据信号与参考电压进行比较生成内部数据信号；判定反馈均衡器，其被配置为基于内部数据信号的当前值并基于反馈信号生成采样信号，并且被配置为基于重置控制信号提供采样信号和第一逻辑电平之一作为反馈信号，采样信号对应于内部数据信号的先前值；反序列化器，其被配置为通过将采样信号反序列化生成输出数据；以及重置控制电路，其被配置为基于与数据信号的写操作关联的操作信息生成重置控制信号，并且被配置为将重置控制信号提供至判定反馈均衡器。

公开(公告)号：CN110233148B

公开(公告)日：2024-09-24

申请号：CN201910056908.7

申请日：2019-01-21

Applicant: 三星电子株式会社

Inventor： 柳慧承 ,  尹元柱 ,  李贤义

IPC: H01L25/065 ,  H01L25/16 ,  H01L23/498

Abstract: 一种存储器封装包括堆叠在封装基板上的多个存储器芯片。逻辑芯片设置在多个存储器芯片和封装基板之间。逻辑芯片被配置为通过穿过多个存储器芯片的多个通孔来控制多个存储器芯片。中间芯片连接到多个通孔。中间芯片设置在多个存储器芯片与逻辑芯片之间，并且被配置为基于逻辑芯片的数据传输速率来选择多个通孔中的至少子集作为逻辑芯片与多个存储器芯片之间的数据传输路径。

公开(公告)号：CN110232946B

公开(公告)日：2023-06-16

申请号：CN201910084339.7

申请日：2019-01-29

Applicant: 三星电子株式会社

Inventor： 李贤义 ,  柳慧承 ,  尹元柱

IPC: G11C19/18 ,  G06F9/30

Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括：第一凸起，沿第一方向设置；第二凸起，沿第一方向与第一凸起平行地设置；第一寄存器，与第一凸起连接；以及第二寄存器，与第二凸起连接。第一寄存器和第二寄存器顺序地连接并且形成移位寄存器。

公开(公告)号：CN107527647B

公开(公告)日：2021-04-20

申请号：CN201710478004.4

申请日：2017-06-21

Applicant: 三星电子株式会社

Inventor： 安成悟 ,  姜锡龙 ,  柳慧承 ,  郑载勋

IPC: G11C11/406

Abstract: 一种半导体存储器件的延迟电路包括延迟链、第一相位转换器和第二相位转换器。延迟链连接在输入端子和输出端子之间，包括2N个延迟单元，并延迟第一中间信号以产生第二中间信号。第一相位转换器连接到输入端子，并且向延迟链提供第一中间信号，其中第一中间信号是通过响应于控制信号将输入信号的相位反相或者通过保持输入信号的相位而产生的。第二相位转换器连接到输出端子，并且通过响应于控制信号将第二中间信号的相位反相或通过保持第二中间信号的相位而产生输出信号。

公开(公告)号：CN107015094B

公开(公告)日：2019-09-06

申请号：CN201710061506.7

申请日：2017-01-26

Applicant: 三星电子株式会社

Inventor： 尹元柱 ,  姜锡龙 ,  柳慧承 ,  李贤义

IPC: G01R31/02

Abstract: 公开了一种用于检测相邻微凸块之间的短路的方法和器件。所述方法包括：设置与微凸块相连的数据输出电路的上拉驱动器和下拉驱动器的输出以适于测试类型；以及确定是否生成短路。

公开(公告)号：CN109584944A

公开(公告)日：2019-04-05

申请号：CN201710906893.X

申请日：2017-09-29

Applicant: 三星电子株式会社

Inventor： 姜锡龙 ,  尹元柱 ,  柳慧承 ,  李贤义 ,  郑载勋

IPC: G11C29/12 ,  G11C29/56

Abstract: 输入-输出电路包括接收电路和寄存器电路。接收电路通常在正常写入模式中和测试写入模式中根据正常写入协议进行操作。接收电路接收多个输入信号以生成多个锁存信号。寄存器电路在测试写入模式中基于锁存信号生成多个测试结果信号。输入-输出电路可以根据正常写入路径和正常写入协议执行多输入移位寄存器(MISR)功能。由于在与正常写入操作相同的定时条件下执行MISR功能，因此可以有效地执行MISR功能而不考虑用于测试写入操作的附加定时调整。