-
公开(公告)号：CN117881193A
公开(公告)日：2024-04-12
申请号：CN202311305406.6
申请日：2023-10-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：单元基板；顺序地堆叠在所述单元基板上并且在第一方向上延伸的多个栅电极；在不同于所述第一方向的第二方向上延伸并且穿透所述多个栅电极的第一沟道结构和第二沟道结构；以及设置在所述多个栅电极上的位线。所述第一沟道结构和所述第二沟道结构均包括顺序地设置在所述多个栅电极的侧壁上的铁电层、沟道层、栅极绝缘层和背栅电极。所述第一沟道结构和所述第二沟道结构在所述第一方向上彼此相邻并且共享位线。
-
公开(公告)号：CN116896898A
公开(公告)日：2023-10-17
申请号：CN202310304631.1
申请日：2023-03-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和电子系统。半导体装置可以包括：第一衬底结构和在第一衬底结构上的第二衬底结构，第一衬底结构包括衬底、衬底上的电路元件和电路元件上的第一接合层。第二衬底结构可以包括板层、在板层下方并且包括氮化硅的中间绝缘层、在中间绝缘层下方并且被堆叠为在竖直方向上彼此间隔开的栅电极、在穿过中间绝缘层和栅电极的沟道孔中并且包括半导体层的沟道结构、以及连接到第一接合层的第二接合层。沟道孔可在穿过栅电极的第一部分中具有第一宽度，并且在穿过中间绝缘层的第二部分中具有比第一宽度宽的第二宽度。
-
公开(公告)号：CN116096095A
公开(公告)日：2023-05-09
申请号：CN202211324701.1
申请日：2022-10-27
Applicant: 三星电子株式会社
Abstract: 本公开提供了半导体器件及其制造方法以及数据存储系统。一种半导体器件包括：基板；堆叠结构，包括第一栅极层、第一层间绝缘层和第二栅极层；以及穿透堆叠结构并与基板接触的沟道结构，沟道结构包括沟道层、围绕沟道层的垂直隧穿层、在垂直隧穿层的外表面上的电荷存储图案以及在电荷存储图案的外表面上的阻挡图案，电荷存储图案包括垂直地间隔开并分别与第一栅极层和第二栅极层相邻的第一电荷存储材料层和第二电荷存储材料层，阻挡图案包括在电荷存储材料层和栅极层之间的垂直间隔开的阻挡材料层，并且阻挡图案接触电荷存储图案的外表面并包括相对于电荷存储图案的外表面进一步延伸的垂直突出部。
-
公开(公告)号：CN110729304A
公开(公告)日：2020-01-24
申请号：CN201910639467.3
申请日：2019-07-16
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L29/792
Abstract: 一种三维(3D)半导体存储器件可以包括：堆叠结构，包括顺序地堆叠在衬底上的栅电极；以及穿透堆叠结构的垂直沟道。栅电极可以包括顺序地堆叠在衬底上的地选择栅电极、单元栅电极、串选择栅电极和擦除栅电极。
-
-
Patent Agency Ranking
公开(公告)号：CN116744773A
公开(公告)日：2023-09-12
申请号：CN202310133622.0
申请日：2023-02-10
Applicant: 三星电子株式会社
Abstract: 提供了一种磁存储器件和操作其的方法。该磁存储器件包括：环路型磁道，具有在逆时针方向上排列的第一部分和第二部分；在第一部分的顶表面上的第一导电线；以及在第二部分的底表面上的第二导电线。磁道包括依次堆叠的下磁性层、间隔物层和上磁性层。第一导电线和第二导电线中的每条包括重金属。第一导电线和第二导电线中的每条配置为产生由在其中流动的电流引起的自旋轨道转矩。自旋轨道转矩使磁道中的磁畴在顺时针方向上或在逆时针方向上移动。
-
公开(公告)号：CN112071855A
公开(公告)日：2020-12-11
申请号：CN202010528944.1
申请日：2020-06-11
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 提供了一种竖直半导体装置及其制造方法。所述竖直半导体装置包括：共源半导体层，其位于衬底上；支撑层，其位于共源半导体层上；交替地堆叠在支撑层上的栅极和层间绝缘层；沟道图案，其在与衬底的上表面垂直的第一方向上延伸，同时穿过栅极和支撑层，支撑层的面对沟道图案的侧壁相对于栅极的面对沟道图案的侧壁偏移；以及信息存储层，其在栅极与沟道图案之间延伸，信息存储层至少延伸到支撑层的面对沟道图案的侧壁。
-
公开(公告)号：CN101202116B
公开(公告)日：2013-06-05
申请号：CN200710198999.5
申请日：2007-12-11
Applicant: 三星电子株式会社
IPC: G11C29/44
CPC classification number: G11C29/808 , G11C29/846
Abstract: 一种半导体存储器件，包括主单元阵列区，在主单元阵列区的一侧形成的第一冗余单元阵列区和第一虚拟单元阵列区，以及在主单元阵列区的另一侧形成的第二冗余单元阵列区和第二虚拟单元阵列区。该第一冗余单元阵列区包括第一冗余位线，以及该第一虚拟单元阵列区包括第一虚拟位线。该第二冗余单元阵列区包括第二冗余位线，以及该第二虚拟单元阵列区包括第二虚拟位线。第一和第二冗余单元阵列区被布置为比第一和第二虚拟单元阵列区更靠近主单元阵列区。
-
公开(公告)号：CN101202116A
公开(公告)日：2008-06-18
申请号：CN200710198999.5
申请日：2007-12-11
Applicant: 三星电子株式会社
IPC: G11C29/44
CPC classification number: G11C29/808 , G11C29/846
Abstract: 一种半导体存储器件，包括主单元阵列区，在主单元阵列区的一侧形成的第一冗余单元阵列区和第一虚拟单元阵列区，以及在主单元阵列区的另一侧形成的第二冗余单元阵列区和第二虚拟单元阵列区。该第一冗余单元阵列区包括第一冗余位线，以及该第一虚拟单元阵列区包括第一虚拟位线。该第二冗余单元阵列区包括第二冗余位线，以及该第二虚拟单元阵列区包括第二虚拟位线。第一和第二冗余单元阵列区被布置为比第一和第二虚拟单元阵列区更靠近主单元阵列区。
-
公开(公告)号：CN111162089B
公开(公告)日：2025-05-06
申请号：CN201910628158.6
申请日：2019-07-12
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直半导体装置。所述垂直半导体装置可以包括多个沟道连接图案、下绝缘层、支撑层、堆叠结构和沟道结构。沟道连接图案可以接触基底。下绝缘层可以形成在沟道连接图案上。支撑层可以形成在下绝缘层上以与沟道连接图案间隔开。支撑层可以包括掺杂有杂质的多晶硅。堆叠结构可以形成在支撑层上，堆叠结构可以包括绝缘层和栅电极以形成存储器单元串。沟道结构可以穿过堆叠结构、支撑层和下绝缘层。沟道结构可以包括电荷存储结构和沟道。沟道可以接触沟道连接图案。电荷存储结构和沟道可以设置为面对栅电极和支撑层。支撑层可以作为GIDL(栅极感应漏极泄漏)晶体管的栅极。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.022 seconds)
