-
公开(公告)号：CN112117323A
公开(公告)日：2020-12-22
申请号：CN202010565331.5
申请日：2020-06-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/02 , H01L21/8234
Abstract: 提供了一种半导体器件及半导体器件的制造方法。所述半导体器件包括：基底，具有单元区域和外围区域；单元栅极结构，设置在单元区域上；第一杂质区域和第二杂质区域，在单元区域中分别布置在单元栅极结构的第一侧和第二侧上；位线结构，设置在单元栅极结构上并且连接到第一杂质区域；外围栅极结构，设置在外围区域上；外围盖层，设置在外围区域上，覆盖外围栅极结构，并且具有与位线结构的上端在基本上同一水平处的上表面；以及单元接触结构，设置在第二杂质区域上，并且具有导电阻挡件和位于导电阻挡件上的接触材料层，其中，导电阻挡件覆盖位线结构的上端。
-
公开(公告)号：CN109135579A
公开(公告)日：2019-01-04
申请号：CN201810615141.2
申请日：2018-06-14
Applicant: 三星电子株式会社 , 凯斯科技股份有限公司
IPC: C09G1/02 , H01L21/3105
CPC classification number: C09G1/02 , H01L21/31053 , H01L21/31055 , H01L21/31051
Abstract: 提供一种化学机械抛光(CMP)浆料组合物及一种使用化学机械抛光浆料组合物制作半导体器件的方法。化学机械抛光(CMP)浆料组合物包含：磨料颗粒；第一阳离子化合物，包含氨基酸、聚亚烷基二醇、与葡糖胺化合物键结的聚合物多糖及含有胺基的聚合物中的至少任一者；第二阳离子化合物，包含有机酸；以及非离子化合物，包含聚醚胺。本发明的化学机械抛光浆料组合物具有相对高的氧化物膜对半导体膜抛光选择性且能够改善凹陷及刮擦。
-
公开(公告)号：CN117352493A
公开(公告)日：2024-01-05
申请号：CN202310811938.0
申请日：2023-07-04
Applicant: 三星电子株式会社
IPC: H01L23/538 , H10B12/00
Abstract: 提供了一种包括互连结构的半导体器件。该半导体器件包括：下结构；中间绝缘结构，该中间绝缘结构位于下结构上；中间互连结构，该中间互连结构穿透中间绝缘结构；上绝缘结构，该上绝缘结构位于中间绝缘结构和中间互连结构上；以及上导电图案，该上导电图案穿透上绝缘结构并且电连接到中间互连结构，其中，中间绝缘结构包括中间蚀刻停止层和在该中间蚀刻停止层上的中间绝缘层，该中间绝缘层包括第一中间材料层和第二中间材料层，该第二中间材料层的上表面与第一中间材料层的上表面共面，该中间互连结构穿透第一中间材料层和中间蚀刻停止层，并且第一中间材料层的材料的介电常数高于第二中间材料层的材料的介电常数。
-
公开(公告)号：CN109256370B
公开(公告)日：2023-09-05
申请号：CN201810762262.X
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L21/48
Abstract: 一种半导体器件可以包括：基板，包括单元阵列区域和TSV区域；绝缘层，设置在基板上并在TSV区域上具有凹陷区域；电容器，在单元阵列区域的绝缘层上；虚设支撑图案，设置在TSV区域的绝缘层上并且当在平面图中看时与凹陷区域交叠；以及TSV电极，穿过虚设支撑图案和基板。
-
公开(公告)号：CN116613108A
公开(公告)日：2023-08-18
申请号：CN202310142510.1
申请日：2023-02-08
Applicant: 三星电子株式会社
IPC: H01L21/8234
Abstract: 一种半导体器件的制造方法，包括：蚀刻衬底，从而形成单元沟槽和虚设沟槽；在衬底上形成初步隔离结构，其中第一虚设凹陷形成在初步隔离结构中并与虚设沟槽重叠；在初步隔离结构上形成下掩模层，其中第二虚设凹陷形成在下掩模层中并与第一虚设凹陷重叠；形成填充第二虚设凹陷的虚设凹陷填充图案；在下掩模层和虚设凹陷填充图案上形成上掩模层；使用下掩模层和上掩模层作为掩模形成栅极沟槽；以及在栅极沟槽中形成栅极结构。
-
Patent Agency Ranking
公开(公告)号：CN111430308B
公开(公告)日：2023-07-18
申请号：CN202010027445.4
申请日：2020-01-10
Applicant: 三星电子株式会社
IPC: H10B12/00 , H10B61/00 , H01L23/544
Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号：CN111430308A
公开(公告)日：2020-07-17
申请号：CN202010027445.4
申请日：2020-01-10
Applicant: 三星电子株式会社
IPC: H01L21/8242 , H01L21/8239 , H01L27/22 , H01L23/544
Abstract: 一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。
-
公开(公告)号：CN120035136A
公开(公告)日：2025-05-23
申请号：CN202411580868.3
申请日：2024-11-07
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：基板；电容器结构，包括在基板上的下电极、在下电极上的电容器电介质层以及在电容器电介质层上的上电极；电荷绝缘层，在电容器结构上；以及布线接触插塞，在电荷绝缘层中延伸并电连接到上电极，其中上电极包括在电容器电介质层上的第一上电极层、在第一上电极层上的第二上电极层以及在第二上电极层上的第三上电极层，其中第一上电极层包括第一半导体材料，第二上电极层包括金属族材料，第三上电极层包括第二半导体材料。
-
公开(公告)号：CN120018489A
公开(公告)日：2025-05-16
申请号：CN202410897879.8
申请日：2024-07-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件，包括有源图案、在有源图案上在第一方向上延伸的栅极结构、电连接至有源图案并在第二方向上延伸的位线、电连接至栅极结构的栅极接触、在栅极接触与位线之间的虚设线、以及至少部分地被虚设线围绕的虚设电介质层，其中虚设线包括：在虚设电介质层与位线之间的第一虚设线部分、与第一虚设线部分间隔开的第二虚设线部分、以及多个连接部分，所述多个连接部分将第一虚设线部分和第二虚设线部分彼此电连接，并且其中虚设电介质层在第一虚设线部分和第二虚设线部分之间且在所述多个连接部分之间。
-
公开(公告)号：CN119866012A
公开(公告)日：2025-04-22
申请号：CN202411448932.2
申请日：2024-10-17
Applicant: 三星电子株式会社
Abstract: 一种半导体器件可以包括：衬底，具有包括第一有源区的存储单元区和包括第二有源区的外围电路区；电容器结构，包括第一电极、第二电极，第一电极连接到存储单元区中的第一有源区，第二电极包括围绕存储单元区上的第一电极的含硅层和在含硅层上的金属板层；在外围电路区上的层间绝缘层；以及盖绝缘层，覆盖存储单元区上的电容器结构且覆盖外围电路区上的层间绝缘层。电容器结构可以包括第一电极和第二电极之间的电容器电介质层。金属板层可以在含硅层的上表面上并且可以不在含硅层的侧表面上。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.058 seconds)
