公开(公告)号：CN108630254A

公开(公告)日：2018-10-09

申请号：CN201810239110.1

申请日：2018-03-22

Applicant: 三星电子株式会社

Inventor： 朴曾焕

IPC: G11C7/10

Abstract: 根据本发明构思的一些实施例的非易失性存储设备可以包括：存储器单元阵列，经由第一多个位线连接到所述存储器单元阵列的第一页面缓冲器，以及经由第二多个位线连接到所述存储器单元阵列的第二页面缓冲器。第一页面缓冲器电路可以包括第一位线选择电路、第一位线截止电路和第一锁存器电路。第二页面缓冲器可以包括第二位线选择电路、第二位线截止电路和第二锁存器电路。第一和第二位线选择电路、第一和第二位线截止电路、以及第一和第二锁存器电路可以在远离所述存储器单元阵列的方向上依次布置。所述数据线的宽度可以大于所述位线的宽度。

公开(公告)号：CN1519935A

公开(公告)日：2004-08-11

申请号：CN200410003216.X

申请日：2004-02-02

Applicant: 三星电子株式会社

Inventor： 朴曾焕 ,  曹明宽

IPC: H01L27/02 ,  H01L27/105 ,  H01L29/78 ,  H01L21/8234

CPC classification number: H01L21/823437 ,  H01L21/823475 ,  H01L21/823481

Abstract: 本发明提供一种集成电路器件及其制造方法。该集成电路器件包括：集成电路衬底；位于该衬底中的第一、第二和第三隔离绝缘区，其定义出第一和第二有源区；位于第一有源区上的第一栅极电极，该第一栅极电极具有位于第一有源区上的延伸到第一绝缘区上的第一部分和位于第一绝缘区上在该第一部分的端部处的第二部分；第二栅极电极，其位于第二有源区上；以及绝缘层，其位于第一、第二和第三绝缘区上，并定义了暴露第一栅极电极的第二部分的至少一部分的第一栅极接触孔、和位于第二有源区上的暴露第二栅极电极的至少一部分的第二栅极接触孔，该第一栅极电极不具有位于该第一部分上的栅极接触孔。该方法相应地制得该集成电路器件。