用于提高总线效率的半导体存储器设备及其方法

    公开(公告)号:CN1263039C

    公开(公告)日:2006-07-05

    申请号:CN01117792.6

    申请日:2001-05-17

    Inventor: 庆桂显

    CPC classification number: G11C7/22 G11C7/1006 G11C7/1072 G11C8/18 G11C11/4096

    Abstract: 公开了一种由存储器控制器所控制的存储器设备,包括:一时钟输入管脚,用于接收时钟信号;多个芯片选择信号输入管脚,用于从所述存储器控制器接收各自的行和列地址选通的芯片选择信号;多个命令输入管脚,用于从所述存储器控制器接收各自的行和列命令;多个行地址输入管脚,用于从所述存储器控制器接收行地址;和多个列地址输入管脚,用于从所述存储器控制器接收列地址,其中,所述相应命令是响应于所述时钟信号的至少一个边缘而接收的,该时钟信号的至少一个边缘与它们各自的芯片选择信号同步。

    存储器装置及其相关的存储器模块、存储器控制器和方法

    公开(公告)号:CN1722078A

    公开(公告)日:2006-01-18

    申请号:CN200510091331.1

    申请日:2005-05-08

    Abstract: 一种包括多个存储器装置的存储器模块。控制存储器模块的方法,其包括在模式寄存器设置操作期间,通过指令/地址总线,从存储器控制器到每个集成电路存储器装置,提供模式寄存器设置指令。通过信号线路,从存储器控制器到集成电路存储器装置之一的第一个,提供禁止信号以禁止第一集成电路存储器装置的模式寄存器设置指令的执行。通过信号线路,从存储器控制器到集成电路存储器装置之一的第二个,提供使能信号以使能第二集成电路存储器装置的模式寄存器设置指令的执行。而且,在模式寄存器设置操作期间,所述禁止信号不提供给第二集成电路存储器装置,以及所述使能信号不提供给第一集成电路存储器装置。同时论述了相关的系统、装置和附加的方法。

    存储设备及其读取方法
    13.
    发明公开

    公开(公告)号:CN105321572A

    公开(公告)日:2016-02-10

    申请号:CN201510388394.7

    申请日:2015-07-03

    Abstract: 提供一种存储设备的读取方法,包括:基于存储编程时间根据时间戳表格以及指示由于编程经过时间所致的读取电平偏移的时间-读取电平查找表来执行第一读操作;根据第一读操作的结果确定是否调整时间-读取电平查找表;由于确定需要调整时间-读取电平查找表的结果,通过谷搜索操作调整时间-读取电平查找表;以及基于时间戳表格和调整的时间-读取电平查找表执行第二读操作。

    半导体器件的堆叠封装
    15.
    发明公开

    公开(公告)号:CN1577840A

    公开(公告)日:2005-02-09

    申请号:CN200410062142.7

    申请日:2004-07-02

    Inventor: 庆桂显

    Abstract: 本发明公开一种半导体器件的堆叠封装,其包括第一基板、第一半导体芯片、第二基板、至少一个第二半导体芯片和至少一个第三基板。第一基板具有安装在第一表面上的外连接端和与第一表面相对的第二表面的多个焊盘。第一半导体芯片安装在第一基板的第二表面上。第二基板的第一表面贴于第一半导体芯片,包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、第二表面窗口周围的内焊盘。第二半导体芯片安装在第二基板的第二表面上。至少一个第三基板贴于第二半导体芯片的第一表面,包括与第一表面相对的第二表面外围的多个外焊盘、第一与第二表面间贯穿的窗口、及第二表面窗口周围的内焊盘。第一、二半导体芯片有中心焊垫结构。

    安装在存储模块或插座上的提供端接的装置及存储系统

    公开(公告)号:CN1574061A

    公开(公告)日:2005-02-02

    申请号:CN200410059713.1

    申请日:2004-06-21

    Inventor: 庆桂显

    Abstract: 提供一种提供端接的装置,用于提供与通过总线传输的信号端接;及一种使用该装置的存储系统,其可以避免插座数量的增加和连续性模块的使用。该提供端接的装置包括:一个端接电阻,其一端连接到端接电压,其结构呈凹形,以便安装在存储模块上端,或结构呈凸形,以便安装在插座中。该存储系统使用该提供端接的装置,其有一个安装在存储模块上端的凹形端接盖;一个安装在插座中的凸形端接盖及一个安装在两个存储模块上端并在两个存储模块之间形成信号路由的顶部母线延伸元件。

    一种存储器及其对预取数据进行排序的电路和方法

    公开(公告)号:CN1380607A

    公开(公告)日:2002-11-20

    申请号:CN01138694.0

    申请日:2001-12-28

    Inventor: 俞昌植 庆桂显

    Abstract: 一种用于预取数据的存储器件,此存储器件具有一个存储单元阵列,它带有本地读出放大器,用来接收从存储单元阵列里所预取的数据比特。此存储器件还包括一个串化器,以及把本地读出放大器连接到串化器的数据路径。转接器插入到数据路径的两级之间,它们可以把数据比特从一条数据路径转移到另一条数据路径。优选地,它们做为两级之间的门的一部分而完成上述工作,而这些级则受内部时钟信号的控制。照这样,排序是分散在数据路径里的,因而对数据的速率没有限制。再者,所使用的空间基本上保持最小。

    存储设备及其读取方法
    18.
    发明授权

    公开(公告)号:CN105321572B

    公开(公告)日:2020-08-25

    申请号:CN201510388394.7

    申请日:2015-07-03

    Abstract: 提供一种存储设备的读取方法,包括:基于存储编程时间根据时间戳表格以及指示由于编程经过时间所致的读取电平偏移的时间‑读取电平查找表来执行第一读操作;根据第一读操作的结果确定是否调整时间‑读取电平查找表;由于确定需要调整时间‑读取电平查找表的结果,通过谷搜索操作调整时间‑读取电平查找表;以及基于时间戳表格和调整的时间‑读取电平查找表执行第二读操作。

    用于控制存储系统中的积极终端电阻的装置及其方法

    公开(公告)号:CN100492533C

    公开(公告)日:2009-05-27

    申请号:CN02157515.0

    申请日:2002-10-19

    Inventor: 庆桂显

    Abstract: 提供一种用于积极(active)终端电阻的控制装置及其方法,能够控制动态随机存取存储器(DRAM)的积极终端电阻的开/关状态而不必考虑安装在存储模块中的动态随机存取存储器的工作模式。安装在存储电路中的缓冲电路包括:信号终端;具有耦合到信号终端的一个输入端的同步输入缓冲器;具有耦合到信号终端的一个输入端的异步输入缓冲器;以及依据存储电路的工作模式选择地输出同步输入缓冲器的输出或异步输入缓冲器的输出的开关电路。用来控制积极终端电阻的装置及其方法,能够控制积极终端电阻的开/关而不必考虑延迟锁定环路或相位锁定环路的工作模式,从而减少数据泡沫(bubble)。

    半导体存储装置和用于高频操作的模块

    公开(公告)号:CN1577612A

    公开(公告)日:2005-02-09

    申请号:CN200410054909.1

    申请日:2004-07-21

    Inventor: 庆桂显

    CPC classification number: G11C7/1066 G11C7/1051 G11C7/1078 G11C7/1093

    Abstract: 本发明涉及一种双数据速率同步半导体存储装置,尤其涉及一种用于使用自由运行时钟来输入和输出数据并且将表示数据的开始的前同步码插入到输出数据中的同步半导体存储装置。本发明的半导体存储装置响应从外部输入的预定时钟信号而从所述存储装置的外部接收数据读命令,并且响应该时钟信号而输出包括前同步码的数据。

Patent Agency Ranking