-
公开(公告)号：CN112204741A
公开(公告)日：2021-01-08
申请号：CN201980036327.5
申请日：2019-05-28
Applicant: 三星电子株式会社
Inventor： 宋润洽
IPC: H01L27/11556 , H01L27/11524 , H01L27/11529
Abstract: 提供了支持块体擦除操作的三维闪存器件及制造三维闪存器件的方法。支持块体擦除操作的三维闪存器件包括：串，包括沿一个方向延伸的沟道层和相对于沟道层竖直堆叠的多个电极层；在串上的上布线层；在串的中间区域中穿过沟道层布置在多个电极层之间的至少一个中间布线层；在串下方的下布线层；以及至少一个连接件，布置在至少一个中间布线层中并且将由至少一个中间布线层划分的至少两个沟道层彼此连接。
-
公开(公告)号：CN112204741B
公开(公告)日：2024-12-06
申请号：CN201980036327.5
申请日：2019-05-28
Applicant: 三星电子株式会社
Inventor： 宋润洽
Abstract: 提供了支持块体擦除操作的三维闪存器件及制造三维闪存器件的方法。支持块体擦除操作的三维闪存器件包括：串，包括沿一个方向延伸的沟道层和相对于沟道层竖直堆叠的多个电极层；在串上的上布线层；在串的中间区域中穿过沟道层布置在多个电极层之间的至少一个中间布线层；在串下方的下布线层；以及至少一个连接件，布置在至少一个中间布线层中并且将由至少一个中间布线层划分的至少两个沟道层彼此连接。
-
公开(公告)号：CN111937072B
公开(公告)日：2024-03-19
申请号：CN201980023620.8
申请日：2019-03-26
Applicant: 三星电子株式会社
Inventor： 宋润洽
Abstract: 公开了用于检查STT‑MRAM中的有缺陷的MTJ单元的方法和系统。本发明涉及一种用于提供应力评估方案的膜质量检查方法和系统，所述应力评估方案用于检查自旋转移矩磁性随机存取存储器(STT‑MRAM)的磁性隧道结(MTJ)单元的膜质量，其中，双极性信号和包括单极性空穴(正极性)和单极性电子(负极性)的单极性信号被同时施加到同一MTJ单元，然后根据周期间隙的比较的结果，具有厚度约1nm的薄膜的质量可被检查。
-
-
公开(公告)号：CN113728434A
公开(公告)日：2021-11-30
申请号：CN202080030718.9
申请日：2020-04-22
Applicant: 三星电子株式会社
Inventor： 宋润洽
IPC: H01L27/11573 , H01L29/792 , H01L27/1157 , H01L27/11582 , G11C16/08 , G11C16/30 , H01L27/11556 , H01L27/11548 , G11C16/26 , G11C16/24
Abstract: 公开了一种三维闪存。根据一个实施方式，该三维闪存具有升压面积被减小的结构、对其应用小块的结构、对其应用COP并且布线工艺被简化的结构、或对其应用对称的U形BiCs的结构。
-
Patent Agency Ranking
公开(公告)号：CN113474891A
公开(公告)日：2021-10-01
申请号：CN202080015493.X
申请日：2020-01-28
Applicant: 三星电子株式会社
Inventor： 宋润洽
IPC: H01L27/11573 , H01L27/11582 , H01L27/11568
Abstract: 公开了一种具有提高的集成度的三维闪存及其制造方法。根据一个实施方式，一种三维闪存可以包括：至少一个垂直串，在衬底上在一个方向上延伸，并包括在所述一个方向上延伸的沟道层和在所述一个方向上延伸从而围绕沟道层的电荷存储层；多个电极层，被堆叠从而垂直地连接到所述至少一个垂直串；以及嵌入在衬底中的源极线。
-
公开(公告)号：CN113330594A
公开(公告)日：2021-08-31
申请号：CN201980090204.X
申请日：2019-12-31
Applicant: 三星电子株式会社
Inventor： 宋润洽
IPC: H01L45/00 , H01L27/108 , H01L21/02
Abstract: 公开了一种使用隧穿薄膜的双向两端相变存储器件及其操作方法。根据一个实施例，相变存储器件包括：第一电极；第二电极；以及介于第一电极和第二电极之间的相变存储单元，其中，相变存储单元包括：P型中间层，在晶体状态由于通过第一电极和第二电极施加的电压而发生变化时用作数据存储；上层和下层，在中间层的两端处使用N型半导体材料形成；以及至少一个隧穿薄膜，布置在上层和中间层之间的区域以及下层和中间层之间的区域中的至少一个区域中，以减少中间层中的漏电流或防止P型掺杂剂与N型掺杂剂之间的混合。
-
-
公开(公告)号：CN110634882A
公开(公告)日：2019-12-31
申请号：CN201910556232.8
申请日：2019-06-25
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L21/768
Abstract: 提供一种半导体装置和用于制造该半导体装置的方法。所述半导体装置包括：基底；堆叠结构，包括交替地堆叠在基底上的栅极图案和层间绝缘膜；绝缘柱，在堆叠结构内沿基底的厚度方向延伸；多晶金属氧化物膜，在绝缘柱与堆叠结构之间沿绝缘柱的侧壁延伸；具有过渡金属的衬膜，在绝缘柱与多晶金属氧化物膜之间；以及隧道绝缘膜、电荷存储膜和阻挡绝缘膜，按次序设置在多晶金属氧化物膜与栅极图案之间。
-
公开(公告)号：CN110085597A
公开(公告)日：2019-08-02
申请号：CN201811575987.4
申请日：2014-12-31
Applicant: 三星电子株式会社
Inventor： 宋润洽
IPC: H01L27/1157 , H01L27/11582
Abstract: 本发明的实施例通过使多个电极层每一个的物理性结构或材料等互不相同，可改善多个电极层的阈值电压散布，且因此能提高存储数据维持过程和读写过程中的信任度。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.047 seconds)
