-
公开(公告)号：CN107768371A
公开(公告)日：2018-03-06
申请号：CN201710997850.7
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L27/07 , H01L29/06 , H01L29/47 , H01L21/8249
CPC classification number: H01L27/0727 , H01L21/8249 , H01L29/0634 , H01L29/47
Abstract: 本发明涉及一种集成肖特基结的超结MOSFET结构及其制备方法，其利用第二导电类型第一柱、第二导电类型第二柱与第一导电类型漂移层能形成所需的超结结构，源极金属通过第一欧姆接触孔与第二导电类型第一体区以及位于所述第二导电类型第一体区内的第一导电类型体区欧姆接触，源极金属通过第二欧姆接触孔与第二导电类型第二体区以及位于所述第二导电类型第二体区内的第一导电类型体区欧姆接触，源极金属通过肖特基接触孔与第一导电类型漂移层形成肖特基结，从而实现在超结MOSFET结构内实现肖特基结的集成，在降低导通的同时，能进一步提高超结MOSFET器件的开关速度以及反向恢复速度。
-
公开(公告)号：CN107731900A
公开(公告)日：2018-02-23
申请号：CN201710997747.2
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/0684 , H01L29/66734
Abstract: 本发明涉及一种MOSFET结构及其制备方法，尤其是一种降低导通压降的MOSFET结构及其制备方法，属于半导体器件的技术领域。第一导电类型漂移层内设置元胞沟槽，在第二导电类型基区的下方设置第一导电类型掺杂层，第二导电类型基区、第一导电类型掺杂层均与元胞沟槽的侧壁接触，第一导电类型掺杂层位于元胞沟槽槽底的上方，利用所述第一导电类型掺杂层能增大电子扩散，避免电流集中，降低导通压降，与现有工艺兼容，安全可靠。
-
公开(公告)号：CN107591453A
公开(公告)日：2018-01-16
申请号：CN201710997848.X
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明涉及一种沟槽栅超结MOSFET器件及其制备方法，其包括半导体基板以及位于所述半导体基板中心区的元胞区，半导体基板包括第一导电类型衬底以及位于所述第一导电类型衬底上方的第一导电类型外延层；在元胞区的第一导电类型外延层内设置超结结构，第二导电类型柱与第一导电类型外延层能形成超结结构，在相邻的第二导电类型柱间设置元胞沟槽，元胞沟槽内设置绝缘氧化层以及导电多晶硅，利用超级结构以及沟槽栅结构能有效降低导通电阻；绝缘氧化层覆盖元胞沟槽槽口外的第一导电类型外延层，导电多晶硅同时覆盖在元胞沟槽槽口外的绝缘氧化层上，利用元胞沟槽槽口外的绝缘氧化层以及奥迪多晶硅可以提高雪崩耐量，结构紧凑，安全可靠。
-
公开(公告)号：CN110047758A
公开(公告)日：2019-07-23
申请号：CN201910334722.3
申请日：2019-04-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L21/336 , H01L21/331
Abstract: 本发明涉及一种低成本沟槽型功率半导体器件的制备工艺，其终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。通过有源区内存在衬底第二导电类型基区，能实现对有源区内第二导电类型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。
-
Patent Agency Ranking
公开(公告)号：CN110047757A
公开(公告)日：2019-07-23
申请号：CN201910334710.0
申请日：2019-04-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L21/336 , H01L21/331
Abstract: 本发明涉及一种低成本的沟槽型功率半导体器件的制备方法，其在半导体衬底的终端区设置衬底终端沟槽，终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。利用有源区内存在的衬底第二导电类型基区，能实现对有源区内第二导电类型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。
-
公开(公告)号：CN107731926A
公开(公告)日：2018-02-23
申请号：CN201710997677.0
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/4236 , H01L29/66734
Abstract: 本发明涉及一种MOSFET器件及其制备方法，尤其是一种提高耐压范围的MOSFET器件及其制备方法，属于半导体器件的技术领域。元胞区的有源元胞采用沟槽结构，终端保护区内设置若干终端沟槽，终端沟槽的深度大于元胞沟槽的深度，所述终端沟槽导电多晶硅通过终端沟槽绝缘氧化层与终端沟槽的侧壁以及底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触，能有效提高耐压范围，与现有工艺兼容，安全可靠。
-
公开(公告)号：CN107611179A
公开(公告)日：2018-01-19
申请号：CN201710997735.X
申请日：2017-10-24
Applicant: 贵州芯长征科技有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明涉及一种降低栅源电源的屏蔽栅MOSFET结构及其制备方法，其在第一元胞沟槽内设置屏蔽栅结构，在第二元胞沟槽内设置沟槽栅结构；第一元胞沟槽的一侧上方设置第二导电类型第一基区，第一元胞沟槽与第二元胞沟槽间设置第二导电类型第二基区，第二元胞沟槽的一侧上方设置第二导电类型第三基区，第一导电类型源区、第二导电类型第一基区、第二导电类型第二基区、第二导电类型第三基区、沟槽内下层多晶硅体以及沟槽导电多晶硅均与源极金属欧姆接触，沟槽内上层多晶硅体与栅极金属欧姆接触，能进一步降低屏蔽栅MOSFET器件的栅极和源极接触面积，从而降低栅极和源极之间的电容，与现有工艺兼容，安全可靠。
-
公开(公告)号：CN208873754U
公开(公告)日：2019-05-17
申请号：CN201821754097.5
申请日：2018-10-26
Applicant: 贵州芯长征科技有限公司
Inventor： 陈正平
Abstract: 本实用新型公开了一种便于接线的发光二极管，包括第一壳体和第二壳体，所述第一壳体的内壁上设有内螺纹，所述第二壳体上设有外螺纹，且内螺纹和外螺纹相配合，所述第二壳体开口处设有绝缘板，所述绝缘板顶部设置有接线头，所述接线头嵌设于绝缘板上，所述接线头嵌设绝缘板的一端与电极连接，所述电极另一端具有延伸至第二壳体之外的引脚，所述第一壳体开口处设有设有接线板，所述接线板设有用于连接接线头的插槽，所述接线板还固定有二极管芯片。本实用新型提供了一种便于接线的发光二极管，发光二极管芯片与电极连接方便快捷，且且引出电极可拆卸，便于维修与更换。
-
公开(公告)号：CN208984755U
公开(公告)日：2019-06-14
申请号：CN201821602638.2
申请日：2018-09-29
Applicant: 贵州芯长征科技有限公司
Inventor： 张小伟
Abstract: 本实用新型公开了一种半导体晶片加工及对晶片进行探针测试的装置，包括半导体晶片检测装置，所述半导体晶片检测装置上靠近其底部的两侧开设有第一斜面。本实用新型通过设置移动块、滚珠和放置块，当需要移动半导体晶片检测装置时，转动螺纹杆驱动与其螺纹连接的两个移动块做相离运动，使移动块沿着半导体晶片检测装置的两侧滑动到与地面接触，然后反向转动螺纹杆，通过螺纹杆将两个移动块相向运动，将半导体晶片检测装置和放置块抬起，从而方便移动半导体晶片检测装置；将移动块复位即可，使滚珠悬空，半导体晶片检测装置通过放置块稳定的放置在地面上，达到了移动到合适位置后稳定放置半导体晶片检测装置的效果。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.037 seconds)
