-
公开(公告)号：CN1424770A
公开(公告)日：2003-06-18
申请号：CN03112627.8
申请日：2003-01-08
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种横向缓冲P型金属氧化物半导体管，包括：P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有P型漂移区、源、N型外延接触孔和场氧化层，在P型漂移区上设有漏和另一场氧化层，在场氧化层、N型外延接触孔、源、N型外延层、另一场氧化层和漏上设有栅氧化层，在栅氧化层上设有多晶栅，在栅氧化层和多晶栅上设有氧化层，在N型外延接触孔及源、多晶栅和漏上分别设有铝引线，在P型漂移区和漏之间设有P型缓冲层。本发明引入了P型缓冲层，P型缓冲层可以减小漏区的电场曲率、降低漏极电流聚集，从而减少漏极碰撞电离和二次击穿现象，提高击穿电压；P型缓冲层还可以降低导通电阻，从而增大工作电流。
-
公开(公告)号：CN1424769A
公开(公告)日：2003-06-18
申请号：CN03112626.X
申请日：2003-01-08
Applicant: 东南大学
Abstract: 本发明公开了一种内置保护N型高压金属氧化物半导体管，包括P型衬底，在P型衬底的上方设有源、P型接触孔、场氧化层、漏和多晶栅，在多晶栅的下面设有栅氧化层，在P型接触孔、源、多晶栅、场氧化层和漏的上方设有氧化层，在P型接触孔及源上设有铝引线、在多晶栅和漏上分别设有铝引线，在P型衬底上方设有N型杂质区，并使漏和场氧化层位于该N型杂质区内，在位于多晶栅末端下方的N型杂质区内设有P型保护阱，且该P型保护阱位于场氧化层的下面。本发明引入了P型保护阱，作为P型内置保护阱可以增大多晶栅末端的电场曲率半径、降低由于多晶栅末端电位突变引起的电场聚集，从而分散了此处表面电场，显著提高了器件击穿电压。
-
公开(公告)号：CN1424768A
公开(公告)日：2003-06-18
申请号：CN03112625.1
申请日：2003-01-08
Applicant: 东南大学
IPC: H01L29/78
Abstract: 本发明公开了一种内置保护P型高压金属氧化物半导体管，包括P型衬底，在P型衬底的上方设有N型外延接触孔、源、漏、场氧化层和多晶栅，在多晶栅的下方有栅氧化层，在N型外延接触孔、源、漏、场氧化层及多晶栅的上方有氧化层，在漏和场氧化层的下方设有P型漂移区，在N型外延接触孔及源上设有铝引线、在多晶栅和漏上分别设有铝引线，在N型外延接触孔、源及P型漂移区与P型衬底之间设有N型杂质区，位于多晶栅的末端下方并在场氧化层的下面设有N型保护阱且该N型保护阱位于P型漂移区内。本发明引入了N型保护阱，N型保护阱可以增大多晶栅末端的电场曲率半径、降低由于多晶栅末端电位突变引起的电场聚集，从而提高了器件击穿电压。
-
-
公开(公告)号：CN119740528A
公开(公告)日：2025-04-01
申请号：CN202411713957.0
申请日：2024-11-27
Applicant: 东南大学 , 南京三宝科技股份有限公司
IPC: G06F30/33 , G06F30/327 , G06F30/398 , G06N3/0499 , G06N3/082 , G06N3/084
Abstract: 本发明提供了一种面向电路仿真分区技术的基于机器学习的剪枝方法，首先，使用电路仿真工具对给定的电路网表进行仿真并计算精度，通过扫描子电路数量和耦合电路剪枝阈值，获得大量样本，其次，将剪枝阈值作为样本标签，通过对样本标签进行预处理，使得电路仿真工具在难以提升性能的前提下尽可能维持高仿真精度，然后，通过分析剪枝阈值与仿真精度之间的关系提取相关特征，接着，基于生成的样本集训练机器学习模型，最后，将训练完成的模型嵌入到电路仿真工具中，依据用户给定的仿真精度预测每个子电路的剪枝阈值，并对耦合电路进行剪枝。
-
Patent Agency Ranking
公开(公告)号：CN114997382B
公开(公告)日：2024-11-05
申请号：CN202210526577.0
申请日：2022-05-16
Applicant: 东南大学
IPC: G06N3/063 , G06N3/0464 , G06T1/20
Abstract: 本发明公开了一种面向轻量级神经网络的低硬件开销卷积计算结构，包括预处理模块、计算模块以及累加模块。计算模块由计算阵列、可配置加法树、普通加法树组成。计算阵列由计算片组成，每个计算片由计算单元构成，计算单元包含移位运算器和加法器，计算单元采用移位加法代替乘法计算，在保证较好精度的前提下，有效降低了硬件电路的面积和功耗的开销。可配置加法树单元支持标准卷积和深度可分离卷积计算，将计算硬件进行统一，有效降低卷积计算硬件电路的面积和功耗的开销。本发明还公开了一种面向轻量级神经网络的低硬件开销卷积计算结构的计算方法，通过数据分块和通道增强技术，使得计算模块最大化处于工作状态，有效地提高了计算单元的利用率。
-
公开(公告)号：CN113313255B
公开(公告)日：2024-05-24
申请号：CN202110675052.9
申请日：2021-06-18
Applicant: 东南大学
Abstract: 本发明公开了一种基于神经网络架构搜索的无监督领域自适应方法，该方法通过构建可用于可微分网络架构搜索的网络结构，将实际输入样本的特征图和训练样本的特征图的欧式距离作为损失函数，按序交叉搜索更新网络的结构参数和权重参数，最后选择性能最优的一组参数构建网络模型；本发明使神经网络模型有更强的自适应能力，并且本方法中对网络中各操作赋予权重的结构，可以使网络结构的搜索和更新更加简便快捷、同时降低改变网络结构后的重训练所需的计算代价，使本方法易于在可移动嵌入式终端实施。
-
公开(公告)号：CN116258188A
公开(公告)日：2023-06-13
申请号：CN202310261151.1
申请日：2023-03-17
Applicant: 昆山市工业技术研究院有限责任公司 , 东南大学苏州研究院
IPC: G06N3/063 , G06N3/082 , G06N3/0464
Abstract: 本发明公开面向非结构化稀疏的动态匹配非零值的神经网络加速器，属于计算、推算或计数的技术领域。加速器架构包括：处理模块、负载平衡模块、后处理模块、稀疏编码模块、控制单元、输入缓存模块、权重缓存模块、输出缓存模块。通过稀疏编码模块对输入激活张量进行片上编码，避免对无效数据的存储及搬运，从而提高加速器整体能效。负载平衡模块对稀疏张量进行标记后动态分配，有效缓解输入激活张量不规整造成的计算单元负载不均衡问题。PE的非零值匹配单元通过bitmap索引高效匹配非零对，同时利用了权重和激活两方面的稀疏性，跳过零值参与的无效计算从而增加处理效率，从而实现对非结构化稀疏的神经网络的高效推理。
-
公开(公告)号：CN110416284B
公开(公告)日：2021-04-06
申请号：CN201910653705.6
申请日：2019-07-18
Applicant: 东南大学
IPC: H01L29/06
Abstract: 一种沟槽型半导体功率器件终端保护结构及功率器件，其功率器件结构包括第一导电类型衬底、第一导电类型缓冲层、第一导电类型漂移区，且在第一导电类型漂移区内设有原胞区和终端保护区，在原胞区外部设有主分压环、次分压环和第一导电类型截止环，在分压环的下方设有第二导电类型屏蔽保护层，该结构特征在于，在相邻的分压环之间设有第二导电类型阱区，且各分压环与第二导电类型阱区之间由第一导电类型漂移区隔离，该结构在形成耗尽层辅助耐压的同时，可以避免相邻分压环之间的电位影响，有效减小了分压环氧化层中的电场强度，提升了终端保护结构的耐压能力，且该结构与原有的制造工艺兼容，在保持成本不变的情况下提高了器件的整体性能。
-
公开(公告)号：CN109830524B
公开(公告)日：2020-12-11
申请号：CN201910055794.4
申请日：2019-01-21
Applicant: 东南大学
Abstract: 本发明涉及一种极低反向恢复电荷超结功率VDMOS，包括兼做漏极的N型衬底及N型漂移区，N型漂移区内设有第一P柱，第一P柱的顶部设有第一P型体区，在第一P型体区上设有NMOS管，所述NMOS管与所述第一P型体区之间设有SiO2隔离层，所述第一P型体区上设有第一P型重掺杂区，所述超结VDMOS的源极金属、NMOS管的源极金属及第一P型重掺杂区相连接；所述超结VDMOS的漏极作为所述超结功率VDMOS的漏极，所述超结VDMOS的栅极与所述NMOS管的栅极连接并作为所述超结功率VDMOS的栅极，所述NMOS管的漏极作为所述超结功率VDMOS的源极；在超结VDMOS的N型漂移区上设有肖特基接触且肖特基接触与所述NMOS管的漏极连接，以形成阴极和阳极分别连接于本发明所提结构漏极与源极的肖特基二极管。
-
-
-
-
-
-
-
-
-
Search Results
832
records
(took 0.027 seconds)
