-
公开(公告)号：CN103021927B
公开(公告)日：2015-03-18
申请号：CN201210575312.6
申请日：2012-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供一种混合共平面SOI衬底结构及其制备方法，所述混合共平面SOI衬底结构包括背衬底、位于背衬底上的埋氧化层以及位于埋氧化层上的顶层硅膜；所述顶层硅膜上形成有若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述顶层硅膜表面或所述顶层硅膜内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗，III-V族材料或者应变硅混合共平面的SOI衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。
-
公开(公告)号：CN103633010A
公开(公告)日：2014-03-12
申请号：CN201210310581.X
申请日：2012-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/20 , H01L21/304
CPC classification number: H01L21/76254 , H01L21/30604 , H01L21/30625 , H01L21/2007 , H01L21/304
Abstract: 本发明提供一种利用掺杂超薄层吸附制备超薄绝缘体上材料的方法。该方法首先在第一衬底上依次外延生长超薄掺杂单晶薄膜和超薄顶层薄膜，并通过离子注入和键合工艺，制备出高质量的超薄绝缘体上材料。所制备的超薄绝缘体上材料的厚度范围为5~50nm。本发明利用超薄掺杂单晶薄膜对其下注入离子的吸附作用，形成微裂纹以致剥离，剥离后绝缘体上材料表面粗糙度小。此外，杂质原子增强了超薄单晶薄膜对离子的吸附能力，得以降低制备过程中的离子注入剂量和退火温度，有效减轻了顶层薄膜中注入的损伤，达到了提高生产效率和降低生产成本的目的。
-
公开(公告)号：CN103474386A
公开(公告)日：2013-12-25
申请号：CN201310447610.1
申请日：2013-09-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种利用C掺杂SiGe调制层制备SGOI或GOI的方法，包括步骤：1）于SOI的顶硅层表面形成C掺杂SiGe调制层；2）于所述C掺杂SiGe调制层表面形成SiGe材料层；3）于所述SiGe材料层表面形成Si帽层；4）对上述结构进行氧化退火，以氧化所述Si帽层，并逐渐氧化所述SiGe材料层、C掺杂SiGe调制层及顶硅层，使所述SiGe材料层及C掺杂SiGe调制层中的Ge向所述顶硅层扩散并逐渐浓缩，最终形成顶SiGe层或顶Ge层以及上方的SiO2层；5）去除所述SiO2层。本发明利用C掺杂SiGe调制层减小SOI顶硅层和外延的SiGe材料层之间的晶格失配，从而减小浓缩过程中缺陷的产生。本发明所制备的SGOI具有高弛豫、低缺陷密度、高Ge组分等优点。
-
公开(公告)号：CN102290369B
公开(公告)日：2013-12-04
申请号：CN201110282849.9
申请日：2011-09-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。
-
公开(公告)号：CN103021818A
公开(公告)日：2013-04-03
申请号：CN201210593568.X
申请日：2012-12-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02
Abstract: 本发明提供一种微结构保角性转移方法，至少包括以下步骤：提供一自下而上依次为底层硅、埋氧层及顶层X纳米薄膜的XOI衬底，在所述顶层X纳米薄膜上涂覆哑铃状的光刻胶作为掩膜，进行刻蚀得到哑铃状的微结构；然后利用氢氟酸溶液或者BOE溶液将所述埋氧层进行腐蚀，直至所述微结构中间图形微米带部分完全悬空，且所述两端区域以下仍有部分未被完全腐蚀掉的埋氧层，形成固定结，最后提供一基板与所述微结构相接触，并迅速提起基板以将所述微结构转移到所述基板上。本发明的微结构保角性转移方法利用简易的端点固定图形化设计，对微结构纳米薄膜进行固定，实现完全保角性转移，大大的降低了保角性转移工艺的复杂度，降低了工艺成本。
-
Patent Agency Ranking
公开(公告)号：CN103014847A
公开(公告)日：2013-04-03
申请号：CN201210587242.6
申请日：2012-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种制备高单晶质量的张应变锗纳米薄膜的方法，该方法包括以下步骤：提供一GeOI衬底；在该GeOI衬底的顶层锗上外延InxGa1-xAs层，其中，所述InxGa1-xAs层厚度不超过InxGa1-xAs/GeOI 结合体的临界厚度，x的取值范围为0～1；在该InxGa1-xAs层上外延Ge纳米薄膜层，形成Ge/InxGa1-xAs/GeOI 结合体；所述Ge纳米薄膜的厚度与所述GeOI衬底中顶层锗的厚度相等；且不超过Ge/InxGa1-xAs/GeOI结合体的临界厚度；利用光刻以及RIE技术将Ge/InxGa1-xAs/GeOI 结合体进行图形化并得到腐蚀窗口；湿法腐蚀，直至所述埋氧层被腐蚀完全，其余 Ge/InxGa1-xAs/Ge结合体与所述底层硅脱离。本发明所制备的张应变锗具有较低的位错密度，较高的单晶质量；通过该种方法所制备的张应变Ge薄膜具有应变大小任意可调的特点；制备的Ge薄膜应变大，迁移率高。
-
公开(公告)号：CN102737963A
公开(公告)日：2012-10-17
申请号：CN201210254017.0
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/02 , H01L21/324
Abstract: 本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，先在Si衬底上外延至少一个周期的SixGe1-x/Si（0≤x
-
公开(公告)号：CN102683178A
公开(公告)日：2012-09-19
申请号：CN201210175117.4
申请日：2012-05-31
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。
-
公开(公告)号：CN102468124A
公开(公告)日：2012-05-23
申请号：CN201010532645.1
申请日：2010-11-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/28 , H01L21/283 , C30B25/18 , C30B33/02
CPC classification number: C30B29/52 , C30B1/00 , H01L21/28518 , H01L29/165 , H01L29/456
Abstract: 本发明公开了一种利用Al插入层外延生长NiSiGe材料的方法，该方法包括在SiGe层表面淀积一层Al薄膜，并在Al薄膜上淀积出一Ni层，然后进行退火工艺，使Ni层与SiGe层的SiGe材料进行反应，生成NiSiGe材料。因为Al插入层的阻挡作用，NiSiGe层具有单晶结构，和SiGe衬底的界面很平整，可以达到0.3nm，可以大幅度提高界面的性质。
-
公开(公告)号：CN102290369A
公开(公告)日：2011-12-21
申请号：CN201110282849.9
申请日：2011-09-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
Abstract: 本发明提供一种薄GOI晶片及其制备方法，本发明采用高低温生长Ge薄膜的方法，使穿透位错等缺陷被限制在一个薄层内，并结合SmartCut技术，实现了一种顶层Ge薄膜厚度几十纳米至上百纳米可控的GOI衬底的制备，该GOI衬底结合了Ge材料和SOI材料的双重特点，所形成的器件具有载流子迁移率高、寄生电容低、耐辐射效应强及简化器件隔离等特点，并且通过本方法可以制备出带有应变或完全弛豫的GOI层，以满足不同器件的需要。本发明的制备方法工艺简单，可用于大规模的工业生产。
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.043 seconds)
