-
公开(公告)号：CN113540018A
公开(公告)日：2021-10-22
申请号：CN202110845683.0
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/498
Abstract: 涉及功率半导体器件封装技术领域，本发明提供了一种功率模块，包括绝缘基板、焊盘以及芯片；所述绝缘基板包括相互背离的第一表面以及第二表面，所述第二表面用于对接于散热器，所述第一表面开设有用于装配所述焊盘的连接槽；所述焊盘包括第一端面、侧面以及第二端面，所述第二端面对接于所述连接槽的底壁，所述侧面对接于所述连接槽的侧壁，所述第一端面供所述芯片焊接连接；相比于传统的用于绝缘的矽胶片，本发明提供的所述绝缘基板具有优秀的耐磨性，其能够解决因为矽胶片磨损而导致元器件和散热器短路的问题。
-
公开(公告)号：CN113467546A
公开(公告)日：2021-10-01
申请号：CN202110844147.9
申请日：2021-07-26
Applicant: 珠海格力电器股份有限公司
IPC: G05D23/20
Abstract: 本申请公开了一种温度控制方法、装置以及测温箱，其中，该方法包括：获取分立功率器件的测试温度，其中，分立功率器件固定在温控器件的第一加热片和第二加热片之间，其中，温控器件还包括第一制冷片和第二制冷片；获取分立功率器件的实际温度；根据测试温度和实际温度，通过比例积分微分PID算法生成控制信号；基于控制信号调节温控器件的工作状态，直至实际温度与所述测试温度相同。通过本申请，一方面升降温速度更快，温度控制更加稳定，另一方面避免了耐高温测试引线过长对测试精度造成的影响，解决了相关技术基于温度对分立功率器件进行性能测试时测试精度不准确的技术问题，从而提高了测试数据的准确度，拓宽了测温箱的适用场景。
-
公开(公告)号：CN113394277A
公开(公告)日：2021-09-14
申请号：CN202010165425.3
申请日：2020-03-11
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本公开提供沟槽栅IGBT的元胞结构、其制备方法及沟槽栅IGBT，所述元胞结构包括第一导电类型衬底；位于所述衬底上方的第一导电类型漂移层；位于所述漂移层内并位于所述元胞结构中心位置的第一沟槽栅和贯穿所述第一沟槽栅的第二沟槽栅；位于所述漂移层上方的发射极金属层；其中，所述第一沟槽栅通过第一连接孔连接至所述发射极金属层，所述第二沟槽栅与所述发射极金属层之间通过层间介质层隔离。在不改变元胞面积的情况下，通过将真假栅极整合在一个元胞中，解决了假栅极导致的芯片面积增大的问题。不仅不会影响沟槽之间的间距和导电沟道，而且增加了发射极接触面积，改善了电导调制效应，在阻断电压不变的同时使导通压降下降。
-
公开(公告)号：CN113394204A
公开(公告)日：2021-09-14
申请号：CN202010166471.5
申请日：2020-03-11
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种功率半导体器件及功率半导体器件的制造方法，该功率半导体器件包括：塑封壳体，在塑封壳体上设有栅极引脚、集电极引脚、发射极引脚、正极引脚、负极引脚、片选端引脚及控制端引脚；封装在塑封壳体内的IGBT集成电路，其与栅极引脚、集电极引脚和发射极引脚相连；封装在塑封壳体内的DigiPOT集成电路，其与正极引脚、负极引脚、片选端引脚及控制端引脚相连，该DigiPOT集成电路通过固有的输入端和输出端接入在IGBT集成电路的栅极结构层内，并作为能够调节阻值的栅极电阻。该功率半导体器件不仅解决了栅极电阻不可调节的问题，还保证了其具有更广的适用范围和更好的通用性。
-
公开(公告)号：CN113140623A
公开(公告)日：2021-07-20
申请号：CN202010060419.1
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 涉及半导体技术领域，本申请提供了一种功率半导体芯片，所述芯片呈矩形，所述芯片包括基材与栅极布线；所述基材内具有多个元胞；所述栅极布线包括栅极焊盘以及多个栅极引线，多个所述栅极引线由所述栅极焊盘向所述芯片的各个角延伸，所述栅极引线分别连接于多个所述元胞的栅极。拥有更短的导通时间，降低了器件的开通时间，提升了芯片的开启性能，降低了器件的开通损耗。改善了外围栅极布线方式，降低了栅极电阻等参数。
-
Patent Agency Ranking
公开(公告)号：CN113140456A
公开(公告)日：2021-07-20
申请号：CN202010060417.2
申请日：2020-01-19
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/3205 , H01L21/321 , H01L29/739
Abstract: 涉及半导体技术领域，本申请提供一种功率半导体芯片及其制备方法，所述一种功率半导体芯片制备方法，包括：在半导体基材正面形成第一金属层，在所述第一金属层上形成金属连接层，回刻平坦化处理所述金属连接层，在所述金属连接层上形成第二金属层，对得到的所述半导体正面金属做金属合金成型处理，本申请还包括所述功率半导体芯片制备方法制备的半导体芯片。相较于现有技术，本申请的技术方案可改善现有技术中半导体器件或芯片正面金属层凹凸不平导致与引线连接时的正面金属层脱落现象，同时改进传统和结构中半导体器件或芯片正面金属层凹凸不平导致性差异，进而提高半导体整体性能的可靠性。
-
公开(公告)号：CN113097076A
公开(公告)日：2021-07-09
申请号：CN202010022416.9
申请日：2020-01-09
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
IPC: H01L21/48 , H01L21/56 , H01L21/60 , H01L23/495
Abstract: 本发明涉及半导体器件封装技术领域，尤其涉及一种QFN框架结构、一种QFN封装结构以及它们的制作方法。QFN框架结构的制作方法包括：对基板背面焊盘以外的区域进行半蚀刻，形成凹陷的半蚀刻区；封装半蚀刻区形成第一封装体；对基板正面焊盘以外的区域进行全蚀刻，形成凹陷的全蚀刻区，制得QFN框架结构。QFN封装结构的制作方法包括：在QFN框架结构上进行半导体器件装配和打线；对QFN框架结构进行封装形成第二封装体，第二封装体包埋QFN框架结构的正面。采用“半蚀刻—封装—全蚀刻‑封装”的工艺方法可解决焊盘不可悬空的问题，无需将焊盘引出至框架结构四周即可以实现支撑，从而可降低QFN器件的面积及焊盘布局的难度。
-
公开(公告)号：CN113078135A
公开(公告)日：2021-07-06
申请号：CN202010009743.0
申请日：2020-01-06
Applicant: 珠海零边界集成电路有限公司 , 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/31 , H01L23/49
Abstract: 本发明涉及芯片封装技术领域，公开了一种芯片封装结构，该芯片封装结构包括基座，基座形成有用于流经冷媒的通孔；形成于基座外表面的导电电路层；形成于导电电路层背离通孔一侧的至少一个芯片，每个芯片通过焊接部固定于导电电路层；用于将支撑结构、导电电路层、芯片进行封装的封装层；至少一个引脚，每一个引脚的一端伸入封装层内以与对应的芯片电性连接，另一端探出封装层。该芯片封装结构包括具有管状结构的基座的外表面设置芯片，从而可以实现多面封装，提高利用率，基座的通孔内有冷媒流经，从而可以实现对芯片更好的散热，该芯片封装结构可以达到高利用率以及高散热率，从而在满足高散热需求的同时实现小型化。
-
公开(公告)号：CN112992836A
公开(公告)日：2021-06-18
申请号：CN201911275842.7
申请日：2019-12-12
Applicant: 珠海格力电器股份有限公司
IPC: H01L23/495 , H01L23/367 , H01L23/31 , H01L23/29 , H01L21/48
Abstract: 本发明涉及电子器件技术领域，公开了一种铜桥双面散热的芯片及其制备方法，该铜桥双面散热的芯片包括导线框架、芯片本体、环氧树脂胶膜和铜桥，其中，导线框架包括基岛和管脚两个部分，芯片本体设置于基岛上，芯片本体包括位于朝向基岛一侧且与基岛电性连接的第一连接端和位于背离基岛一侧、通过铜桥与管脚电性连接的第二连接端；环氧树脂胶膜设置于芯片本体上且与每个第二连接端相对的位置设有开孔，开孔内设有结合材以将第二连接端与铜桥固定。该铜桥双面散热的芯片将用于固定第二连接端与铜桥的结合材限定在环氧树脂胶膜的开孔内，可以避免结合材溢出而影响铜桥双面散热的芯片的性能，该铜桥双面散热的芯片可靠性更强、散热效果更好。
-
公开(公告)号：CN112992835A
公开(公告)日：2021-06-18
申请号：CN201911301083.7
申请日：2019-12-17
Applicant: 珠海格力电器股份有限公司 , 珠海零边界集成电路有限公司
Abstract: 本发明涉及一种半导体装置及其制备方法。其中，半导体装置包括半导体组件，半导体组件包括：芯片，包括相对设置的第一侧面和第二侧面，第一侧面设有至少一个电极区和非电极区，至少一个电极区的每个电极区内设有电极；至少一个电极区包括第一电极区；胶膜层，设于非电极区；第一电连接件，包括第一接合部，第一接合部与胶膜层粘接，第一电连接件、第一电极区，以及第一电极区周围的胶膜层共同形成空腔，第一电连接件与空腔相对应的位置设有通孔；以及导电结合件，设于空腔以及通孔内，且将第一电连接件与芯片接合。本发明可缓解导电结合材料的四溢以及空洞或气泡的产生，使芯片与第一电连接件之间的接合更紧密，提高可靠性。
-
-
-
-
-
-
-
-
-
Search Results
341
records
(took 0.036 seconds)
