-
公开(公告)号：CN110427960B
公开(公告)日：2023-04-25
申请号：CN201910528797.5
申请日：2019-06-18
Applicant: 南京大学
IPC: G06F18/2411
Abstract: 本发明涉及可重构多分类支持向量机系统，该系统包括：主控制模块，存储控制模块，核函数运算模块，类别运算模块和结果比较模块。所述主控制模块为整个决策过程提供控制信息和重构信息；所述的存储控制模块控制数据的存储；所述的核函数运算模块计算测试数据和支持向量之间的核函数；所述的类别运算模块计算决策值和分类类别；所述的结果比较模块比较不同模型计算得到的决策值，得到测试数据的最终分类结果。与传统方法相比，本发明充分利用硬件的并行性，加快了支持向量机分类的运算速度，核函数运算模块和类别运算模块共享计算资源，支持硬件可重构，对于不同特征数的样本具有很好的灵活性。
-
公开(公告)号：CN111027585B
公开(公告)日：2023-04-07
申请号：CN201911026337.9
申请日：2019-10-25
Applicant: 南京大学
IPC: G06F18/23213 , G06N20/10
Abstract: 本发明涉及一种基于k‑means++质心初始化的k‑means算法硬件实现方法及系统，包括主控制模块，为算法实现提供控制和重构信息；存储控制模块，控制数据传输和存储；质心初始化模块，基于k‑means++算法初始化质心；聚类运算模块，基于距离比较获得聚类结果；质心更新模块，通过各类别平均值计算更新质心；阈值比较模块，用于判断质心是否收敛。该硬件实现方法充分利用硬件的并行性，用k‑means++质心初始化方案替代随机质心初始化方案，提高算法收敛速度；采用硬件友好的距离计算方案；支持可重构，通过配置可重构计算阵列构建各模块运算单元；支持不同特征数的样本进行多类别聚类计算。
-
公开(公告)号：CN111723336B
公开(公告)日：2023-01-24
申请号：CN202010486502.5
申请日：2020-06-01
Applicant: 南京大学
Abstract: 本发明提出了一种采用循环迭代方式的基于cholesky分解的任意阶矩阵求逆硬件加速系统，包括DSP核，外部DDR存储器，AXI接口，主控制器、双DMA控制器、SRAM存储器、PE运算阵列及矩阵求逆运算模块；所述矩阵求逆模块包括cholesky分解，三角矩阵求逆和三角矩阵乘法三个子运算模块，三个子模块使用相同的数据存储方式；采用循环迭代的方法代替传统的乘累加计算，求解cholesky分解的结果以及三角矩阵的逆矩阵，降低了读写数据时的寻址复杂度；采用一种适用于三角矩阵的新型矩阵乘法算法，缩短了矩阵乘法的计算时间；本发明支持4至256阶中任意阶数复数矩阵的求逆运算，具有硬件复杂度低，存储资源利用率高的特点，实现了高阶高性能的设计目标。
-
公开(公告)号：CN113612575B
公开(公告)日：2022-10-18
申请号：CN202110737035.3
申请日：2021-06-30
Applicant: 南京大学
Abstract: 本发明提出了一种面向Wimax协议的QC‑LDPC译码器译码方法及系统，基于提出的面向Wimax协议的QC‑LDPC译码器，利用存储的QC‑LDPC校验矩阵信息，简化了译码器的译码计算复杂度，同时节省了硬件计算资源。其中，译码过程采用基于Offset Min‑sum的行分层译码算法作为译码方法，使得硬件兼容性更广、且具备易于实现的优点。通过流水化设计，对校验矩阵信息读取、映射，实现了高效流水LDPC译码；最终可支持IEEE 802.16e通信协议下，1/2码率19种码长的LDPC译码运算；因此本发明具有硬件复杂度低，存储资源利用率高的特点，以及可实现高吞吐率LDPC译码运算。
-
公开(公告)号：CN112199317B
公开(公告)日：2022-10-18
申请号：CN202011163715.0
申请日：2020-10-27
Applicant: 南京大学
Abstract: 本发明提出一种RISCV处理器访问Flash存储器的桥接系统及其桥接方法，能够实现RISCV处理器对Flash存储器数据的高速读取。该桥接系统包括：RISCV处理器总线接口，该RISCV处理器采用自定义的ICB总线协议；Flash存储器总线接口，该Flash存储器采用SPI总线协议；ICB控制模块，用来对RISCV处理器发起的总线事务进行处理；SPI总线模块，用来对Flash存储器发起总线事务请求；ICB‑SPI交互模块，用来实现ICB控制模块和SPI控制模块的信号交互。异步电路的设计让RISCV处理器和Flash存储器都能够工作在各自的最高频率下，保证了整个系统的工作效率。与传统的桥接模块相比，本发明不需要异步FIFO完成跨时钟域信号处理，能够减少桥接模块的面积消耗。
-
Patent Agency Ranking
公开(公告)号：CN110837891B
公开(公告)日：2022-05-17
申请号：CN201911014330.5
申请日：2019-10-23
Applicant: 南京大学
IPC: G06N3/08
Abstract: 本发明涉及基于一种SIMD架构的自组织映射方法及系统，包括：距离计算模块，通过计算输入向量和对应竞争层神经元权值向量的曼哈顿距离，找到距离最小的最佳匹配竞争层神经元；学习率和领域半径计算模块，通过移位操作实现学习率和领域半径的更新；合作模块，在竞争中获胜的神经元不是单独被激励的，而是通过确定获胜神经元为中心的领域，领域内的神经元共同被激励；权值更新模块，在获胜神经元领域半径内部的神经元对应权重得到更新，将计算好的权重存回片上SRAM。本发明支持样本任意分类与任意特征的运算，能够实现低复杂度与高精度的要求。
-
公开(公告)号：CN113986196A
公开(公告)日：2022-01-28
申请号：CN202111240344.6
申请日：2021-10-25
Applicant: 南京大学
Abstract: 本发明提供了一种离散高斯噪声的并行生成方法及硬件结构，属于密码学算法硬件设计领域，包括：真随机数缓冲区、随机比特寄存器、比特搜索模块、结果输出处理模块、控制状态机、结果缓冲区。本发明的提出了一种基于Knuth‑Yao算法的离散高斯噪声的生成方法及硬件结构，可以生成格密码学中所需要的离散高斯噪声。本发明在保证噪声分布的密码学安全性的同时，降低了采样时延，提高了并行度，并减少了查找的空间复杂度，提高了格密码算法的运行效率。
-
公开(公告)号：CN108804073B
公开(公告)日：2021-12-17
申请号：CN201810497800.7
申请日：2018-05-21
Applicant: 南京大学
Abstract: 本发明涉及一种多流水实时高速排序引擎的硬件实现方法，包括：基本排序单元，使用冒泡排序算法，通过流水线实现实时排序；数据选择单元，计算出用于选择需要输出的数据的地址选择信号addr；数据输出单元，根据地址选择信号addr输出数据，数据输出单元设有两路输出分别为：串行输出和类存储器输出，串行输出输出最小的数，类存储器输出排序好的序列。有益效果：本发明的方法可针对不同的应用场景，有串行和类存储器两种输出，类存储器输出方式既可以直接查找所有数据，又可以节约IO资源；在数据选择单元的设计中使用多米诺逻辑技术实现数据复用，有效提升了资源利用率。
-
公开(公告)号：CN109446478B
公开(公告)日：2021-09-28
申请号：CN201811284263.4
申请日：2018-10-30
Applicant: 南京大学
IPC: G06F17/16
Abstract: 本发明涉及基于迭代和可重构方式的复协方差矩阵计算系统，包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核，所述加速核包括：矩阵协方差运算模块，通过迭代计算方式轮询片上SRAM存储器的各区域源数据，并计算出下三角协方差矩阵；共轭对称模块，根据协方差矩阵的共轭对称性质，将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵，形成最终的运算结果；DMA接口函数模块，将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器。有益效果：本发明支持任意列数的复矩阵进行协方差运算，降低了传统硬件实现方式的源数据计算量以及多次将结果数据写回DDR的时间。
-
公开(公告)号：CN113377332A
公开(公告)日：2021-09-10
申请号：CN202110591328.5
申请日：2021-05-28
Applicant: 南京大学
Abstract: 本发明提出了一种基于线性分段的softmax硬件实现方法，该方法实现的电路系统包括：控制器用于实现softmax运算所需的源数据的读取和分发，以及运算结果的存储；排序模块用于将输入进行排序，并找出最大值；自然指数模块用于计算输入源数据的e指数函数值；加法树模块用于将e指数模块的结果进行累加；除法模块用于计算每个e指数计算结果与累加结果的比值。该方法实现的电路系统通过分解计算过程、压缩计算区间，大幅降低了传统查找表方法实现softmax的参数，兼具了高性能和低硬件资源开销，可用于各种人工智能算法加速场景。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.033 seconds)
