-
公开(公告)号：CN118785698A
公开(公告)日：2024-10-15
申请号：CN202310352954.8
申请日：2023-04-04
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请涉及制造用于DRAM的电容器的方法及电子设备。所述方法包括：在衬底上沉积第一导电层；在所述第一导电层的远离所述衬底的一侧沉积介电质层；在所述介电质层的远离所述衬底的一侧沉积覆盖层；对所述第一导电层、所述介电质层和所述覆盖层进行退火；刻蚀去除所述覆盖层；在经退火的介电质层的远离所述衬底的一侧沉积第二导电层。本申请通过对第一导电层、介电质层和覆盖层进行退火，利用覆盖层在退火时为介电质层提供的应力作用，抑制非晶态的介电质层材料在退火结晶时的纵向结晶，有效促进介电质层材料的晶粒横向结晶，提高了介电质层材料的结晶质量，提升介电常数值，减少漏电通路，降低漏电，从而显著提高电容的存储能力。
-
公开(公告)号：CN118678649A
公开(公告)日：2024-09-20
申请号：CN202310243447.0
申请日：2023-03-14
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请提供了一种半导体器件及其制造方法、电子设备。本申请的半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元、贯穿各层存储单元延伸的至少一条位线以及沿着垂直于位线的第一方向延伸的至少一条字线；其中字线还包括至少一条从字线沿着第二方向延伸出的子字线，第二方向与第一方向交叉且垂直于位线；子字线远离字线的区域环绕有半导体层，每个存储单元的晶体管的第一源/漏极与第二源/漏极在第一方向上位于半导体层的两侧且与半导体层相连。本申请提供的存储器架构能够有效地提高存储密度，具有较高的开态电流，而且制造工艺简单。
-
公开(公告)号：CN118488713A
公开(公告)日：2024-08-13
申请号：CN202410932266.3
申请日：2024-07-12
Applicant: 北京超弦存储器研究院
Abstract: 一种存储器及其访问方法、电子设备，涉及半导体技术领域，存储器包括：沿垂直于衬底堆叠的多层存储阵列，与多层存储阵列的行对应的多条公共字线，每层存储阵列包括阵列分布的多个存储单元、与该层对应的公共位线和与该层对应的公共板线、多条沿第二方向延伸的位线；其中，同层同列的存储单元连接同一条位线，同层的每条位线通过第一选通子电路连接到对应的公共位线；第一选通子电路根据第一选通控制线的控制连通或断开位线和公共位线；存储器还包括：存储单元连接到该存储单元所在的行对应的公共字线、所在的层对应的公共位线，存储单元的铁电电容器连接到存储单元所在的层对应的公共板线。本实施例实现了一种驱动电路简单的三维铁电存储器架构。
-
公开(公告)号：CN118413998A
公开(公告)日：2024-07-30
申请号：CN202310045270.3
申请日：2023-01-30
Applicant: 北京超弦存储器研究院
Abstract: 一种存储器及其存储方法、制造方法、电子设备，该存储器包括：衬底；设置在所述衬底上的自旋轨道转矩层；设置在所述自旋轨道转矩层上的磁性隧道结；所述自旋轨道转矩层包括依次设置在所述衬底上的导电层和转矩层，所述导电层位于靠近所述衬底一侧，所述转矩层包括至少一种金属氧化物。
-
公开(公告)号：CN118335591A
公开(公告)日：2024-07-12
申请号：CN202410366132.X
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/02
Abstract: 本发明涉及半导体制造技术领域，尤其是涉及一种晶圆再生方法，包括以下步骤：将待处理晶圆依次置于王水溶液、氢氟酸与H2O2的混合溶液中，去除晶圆表面的金属膜层；对去除金属膜层的晶圆进行退火处理，并冷却至室温；采用化学机械抛光法，去除晶圆表面的氧化膜层；清洗抛光处理后的晶圆，得到再生晶圆。该方法不仅可以有效去除晶圆表面的金属膜层和氧化膜层，而且工艺流程简单，处理时间短，成本较低，且对晶圆本身的损伤小，能够获得高品质的再生晶圆。
-
Patent Agency Ranking
公开(公告)号：CN118317600A
公开(公告)日：2024-07-09
申请号：CN202410366127.9
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H10B12/00
Abstract: 本发明涉及半导体加工技术领域，尤其是涉及一种半导体器件及半导体器件的制作方法。该半导体器件包括：衬底、若干个位线结构、隔离结构、接触结构和金属结构；若干个所述位线结构间隔分布在所述衬底上；相邻位线结构的侧壁之间对称设置有两个隔离结构，两个隔离结构之间设置有接触结构；每个所述隔离结构包括：依次设置的第一隔离层、第一牺牲层、第二隔离层、第二牺牲层和第三隔离层；所述金属结构位于位线结构、隔离结构和接触结构的上表面。本发明的方法制备的半导体器件，能够显著的提高半导体器件的性能。
-
公开(公告)号：CN118315305A
公开(公告)日：2024-07-09
申请号：CN202410366136.8
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
IPC: H01L21/67
Abstract: 本发明涉及芯片制造技术领域，尤其是涉及一种晶圆清洗方法及晶圆清洗装置。该晶圆清洗方法包括：将晶圆放置在密闭清洗腔的承载台上；向晶圆喷射清洗液和/或气体，且监测清洗腔的气压；根据监测到的气压对清洗腔的气压进行调整，使清洗腔气压处于预设气压区间内。晶圆清洗过程中，通过对清洗腔内的气压进行监测，并根据监测到的气压值对清洗腔内的气压进行调整，使清洗腔内气压处于预设状态下，避免了因清洗液和/或气体的注入导致的清洗腔内气压的变化，可以防止因气压变化导致晶圆出现翘曲问题。
-
公开(公告)号：CN118315286A
公开(公告)日：2024-07-09
申请号：CN202410366130.0
申请日：2024-03-28
Applicant: 北京超弦存储器研究院 , 中国科学院微电子研究所
Abstract: 本发明涉及半导体加工技术领域，尤其是涉及一种半导体晶片表面钝化工艺，包括如下步骤：S1、将半导体晶片进行清洗，再通过半导体甩干机甩干；S2、在半导体晶片上生长二氧化硅氧化膜层；S3、在二氧化硅氧化膜层上生长多晶硅层；S4、在多晶硅层上涂覆聚酰亚胺层；S5、在聚酰亚胺层上覆盖玻璃钝化层。本发明通过在半导体晶片上生长二氧化硅氧化膜层、多晶硅层、聚酰亚胺层和玻璃钝化层的多层介质复合结构，使半导体晶片表面具备良好的绝缘性、抗蚀性、热稳定性、抗辐射性能、抗冲击性和抗高湿性能，使半导体器件具备极低的漏电流性能，明显提高半导体器件的稳定性和可靠性。
-
公开(公告)号：CN116209245B
公开(公告)日：2024-06-18
申请号：CN202210442185.6
申请日：2022-04-25
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 本申请提供一种动态存储器及其制作方法、存储装置，动态存储器包括衬底和层叠的设置在衬底上的多个存储阵列，存储阵列包括多个阵列排布的存储单元，存储单元包括晶体管和电容。动态存储器的字线位于晶体管的栅极处并与晶体管连接，位线贯穿多个存储单元，多个存储单元中的晶体管通过位线连接。通过将包括多个存储单元的存储阵列层叠设置，形成了具有立体结构的动态存储器，在提高了动态存储器存储容量的同时，使得存储单元的结构布局更加紧凑。另一方面，通过使位线贯穿多个存储单元，多个层叠设置的晶体管通过一个位线即可实现连接，由此简化了动态存储器的结构和制作工艺。
-
公开(公告)号：CN118201358A
公开(公告)日：2024-06-14
申请号：CN202410606499.4
申请日：2024-05-15
Applicant: 北京超弦存储器研究院
IPC: H10B12/00
Abstract: 一种半导体器件及其制造方法、电子设备，涉及半导体技术领域，包括：多层存储单元、贯穿多层的第一字线、第二字线和第三字线；第二字线和第三字线沿第二方向分布，存储单元包括沿第一方向分布的第一晶体管和第二晶体管；第一晶体管包括部分环绕第一栅电极的第一半导体层和设置在第一半导体层背离第一栅电极一侧的第二栅电极；不同层相同位置的第一栅电极垂直延伸且间隔分布；第一栅电极未被第一半导体层环绕的部分区域与第二晶体管的第二半导体层连接；第三字线形成有开口朝向第二字线的间隔分布的多个第一凹槽，第一凹槽分布有第二半导体层，第二字线形成有朝向第一凹槽的凸起。上述方案，可以无需选通晶体管实现一组存储单元的选通，简化工艺。
-
-
-
-
-
-
-
-
-
Search Results
308
records
(took 0.079 seconds)
