公开(公告)号：CN117405590A

公开(公告)日：2024-01-16

申请号：CN202311269137.2

申请日：2023-09-28

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  徐敏 ,  刘海 ,  张卫

IPC: G01N21/01 ,  H01L23/544 ,  G01N21/65

Abstract: 本发明提供了一种具有用于拉曼表征的微纳结构的半导体器件结构，包括：待测半导体器件结构，包括：衬底与待测部件；衬底上包括第一测试光入射区域、测试区域、以及第一测试光出射区域；待测部件形成于测试区域中；第一光学结构形成于第一测试光入射区域与第一测试光出射区域中，以使得待测部件嵌入到第一光学结构中；其中，第一光学结构用于使得测试光的传导路径形成“U”型路径。本发明提供的技术方案解决了如何实现拉曼测试中测试光在微纳结构尺度上的方向的改变，并更准确地表征待测部件中的信息、同时避免置于样品下方基底的背景信号带来的噪声的问题。

公开(公告)号：CN113394295B

公开(公告)日：2023-12-19

申请号：CN202110650073.5

申请日：2021-06-10

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 张卫 ,  徐敏 ,  刘桃 ,  汪大伟 ,  王晨 ,  徐赛生 ,  吴春蕾 ,  尹睿

IPC: H01L29/78 ,  H01L29/423

Abstract: 本发明提供了一种用于P型环栅器件的堆叠结构及增强P型环栅器件的沟道应力的方法，通过将堆叠件的牺牲层与沟道层材料的晶格常数设置成牺牲层材料的晶格常数小于沟道层的材料的晶格常数，并且沟道层的材料的晶格常数等于底层结构的材料的晶格常数；以使得初始状态下，沟道层无应变，牺牲层具有初始的张应变；当牺牲层发生弛豫时，沟道层受到牺牲层因弛豫而诱导的压应变，从而巧妙地利用牺牲层来增强P型环栅器件的沟道层应力，从而提高P型环栅器件的空穴迁移率。

公开(公告)号：CN116995031A

公开(公告)日：2023-11-03

申请号：CN202310911177.6

申请日：2023-07-24

Applicant: 复旦大学 ,  华为技术有限公司

Inventor： 李琦 ,  汪大伟 ,  孙新 ,  徐磊 ,  徐敏 ,  朱健 ,  谢琦

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本发明提供了一种环栅器件中Fin阵列的制备方法，包括：提供一衬底，在衬底上形成一堆叠层；采用第一刻蚀混合气体对堆叠层进行刻蚀，以在衬底上形成若干鳍结构，并同时形成第一聚合物保护膜；若干鳍结构沿第一方向排列；第一聚合物保护膜形成于若干鳍结构沿第一方向的侧壁上；采用第二刻蚀混合气体刻蚀若干鳍结构之间的衬底，同时形成第二聚合物薄膜以及STI空腔；STI空腔的形状为“倒梯形”；第二聚合物薄膜用于辅助形成“倒梯形”的STI空腔；第一聚合物保护膜用于保护对叠层不被刻蚀。本发明提供的技术方案解决了在提高Fin结构的抗弯曲能力的同时，避免了第二次刻蚀过程中出现的对堆叠层的横向选择性刻蚀的问题。

公开(公告)号：CN116314315A

公开(公告)日：2023-06-23

申请号：CN202310211021.7

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种基于GaN衬底的pGaN增强型HEMT器件结构及其制备方法，该器件结构包括：衬底结构，所述衬底结构包括第一衬底以及沿远离所述第一衬底的方向上依次形成于所述第一衬底上的缓冲层、GaN层；肖特基势垒二极管，所述肖特基势垒二极管包括形成于所述GaN层内的p+掺杂区和形成于所述p+掺杂区内的n+掺杂区，所述p+掺杂区与所述n+掺杂区接触形成PN结以构成所述肖特基势垒二极管；隔离层，形成于所述GaN层上，且覆盖所述p+掺杂区与所述n+掺杂区；pGaN增强型HEMT器件，形成于部分所述隔离层上；其中，所述p+掺杂区及所述n+掺杂区分别与阳极及阴极电性连接，且所述阳极与所述pGaN增强型HEMT器件的源极电性连接；所述阴极与所述pGaN增强型HEMT器件的漏极电性连接。

公开(公告)号：CN115911133A

公开(公告)日：2023-04-04

申请号：CN202211730772.1

申请日：2022-12-30

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 吴春蕾 ,  许煜民 ,  沈伯佥 ,  赵斐 ,  杨子辰 ,  张卫 ,  徐敏

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/08

Abstract: 本发明提供了一种混合导通机制鳍型栅场效应晶体管器件，包括鳍型栅场效应晶体管、第二源区与第二漏区；鳍型栅场效应晶体管包括衬底、鳍型沟道区、第一源区及第一漏区；第二源区的高度不低于第一源区与第一漏区之间的衬底的高度；第一源区与第一漏区中掺杂有第一离子；第二源区形成于衬底与第一源区之间，第二漏区形成于衬底与第一漏区之间，第二漏区与第二源区中分别掺杂有第一离子与第二离子。该方案解决了鳍型栅场效应晶体管的底部电流泄漏的问题，且通过增设第二源区和第二漏区，相当于在鳍型栅场效应晶体管的底部并联隧穿场效应晶体管器件结构，可以实现鳍型沟道扩散漂移电流和底部沟道带带隧穿电流混合导通，从而获得更优的超陡开关特性。

公开(公告)号：CN115548094A

公开(公告)日：2022-12-30

申请号：CN202211255239.4

申请日：2022-10-13

Applicant: 复旦大学

Inventor： 张鹏浩 ,  王路宇 ,  徐敏 ,  王强 ,  潘茂林 ,  樊蓉 ,  杨妍楠 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/06 ,  H01L29/20 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明提供了一种增强型氮化镓晶体管，该晶体管包括：衬底，以及沿远离所述衬底方向形成于所述衬底上的成核层、缓冲层、沟道层、势垒层以及p‑GaN层；其中，所述p‑GaN层包括第一p‑GaN层以及第二p‑GaN层；所述第一p‑GaN层形成于栅极区域；所述第二p‑GaN层形成于非栅极区域；源极、漏极以及栅极，所述源极、所述栅极以及所述漏极分别形成于所述p‑GaN层上的源区、所述栅极区域以及漏区；所述栅极包括所述第一p‑GaN层以及形成于所述第一p‑GaN层顶端的栅金属层；以及钝化层，其中，所述第一p‑GaN层包括钝化了的Mg离子；以使得所述栅极在零栅压时不导通。该技术方案解决了如何避免第一p‑GaN层的刻蚀损伤的问题。

公开(公告)号：CN115547830A

公开(公告)日：2022-12-30

申请号：CN202211255255.3

申请日：2022-10-13

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  樊蓉 ,  杨妍楠 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L21/335 ,  H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L27/085

Abstract: 本发明提供了一种氮化镓集成电路的制作方法，该方法包括：提供一衬底；在衬底上沿远离所述衬底的方向依次形成沟道层和势垒层；在势垒层表面沉积硬掩模；刻蚀硬掩模以在硬掩模上形成开孔；在开孔内外延p‑GaN层；在势垒层表面分别沉积金属材料并退火以形成源极和漏极；形成p‑GaN栅极；在p‑GaN栅极的顶端沉积钝化层；形成源极金属互连层与金属场板；源极金属互连层形成于源极的顶端，金属场板形成于p‑GaN栅极的顶端的钝化层的表面；金属场板与源极金属互连层连接；形成漏极金属互连层与栅极金属互连层。本发明提供的技术方案，通过选取外延p‑GaN的方法，有效避免了p‑GaN层的刻蚀工艺导致器件损伤的问题，实现了提升器件输出电流、降低动态导通电阻及提高功率管及栅驱动单元的可靠性的效果。

公开(公告)号：CN115132912A

公开(公告)日：2022-09-30

申请号：CN202210879903.6

申请日：2022-07-25

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 黄自强 ,  王晨 ,  徐敏 ,  徐赛生 ,  张卫

IPC: H01L39/24 ,  H01L39/22 ,  H01L39/02 ,  C23C14/14 ,  C23C14/54 ,  C23C14/58 ,  C23C14/35

Abstract: 本发明提供了一种约瑟夫森结金属层镀膜方法。该方法包括以下步骤：将待镀膜对象移动至工艺腔内；将工艺腔的温度调整至第一温度，对对象进行镀膜；将工艺腔的温度调整至第二温度，并在工艺腔内对对象进行退火，第二温度大于第一温度。本发明的约瑟夫森结金属层镀膜方法通过在第一温度的环境下对对象进行金属层的沉积镀膜，同时通过比第一温度高的第二温度、并在进行沉积的工艺腔内对沉积后的对象进行退火，即对对象进行原位退火，无需移动对象的位置，能够抑制丘状结构的形成和减少球状结构的体积，且能够改善形成的薄膜表面的纹理结构，降低薄膜的方块电阻，达到提升均匀度、降低粗糙度的目的。

公开(公告)号：CN115064442A

公开(公告)日：2022-09-16

申请号：CN202210582245.4

申请日：2022-05-26

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 杨静雯 ,  陈鲲 ,  刘桃 ,  汪大伟 ,  孙新 ,  黄自强 ,  潘哲成 ,  徐敏 ,  张卫 ,  吴春蕾 ,  王晨 ,  徐赛生

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明提供了一种FinFET底部介质隔离的制备方法，用于对鳍式场效应晶体管的衬底与鳍片之间进行隔离，以此抑制和消除sub‑Fin体泄漏电流以及寄生电容。该方法包括：S1：提供一衬底，并在衬底上形成鳍片；S2：在所述鳍片上淀积第一掩模层，所述第一掩模层包裹所述鳍片的顶面和侧面；S3：以所述第一掩模层为掩模，对所述衬底进行刻蚀，以在所述鳍片下方的衬底中形成一目标区域；S4：对所述目标区域进行热氧化处理，使得所述目标区域以及目标区域下方的部分衬底形成氧化隔离层。

公开(公告)号：CN115020407A

公开(公告)日：2022-09-06

申请号：CN202210751556.9

申请日：2022-06-29

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 陈鲲 ,  杨静雯 ,  徐敏 ,  王晨 ,  张卫 ,  徐赛生 ,  吴春蕾

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336

Abstract: 本发明提供了一种用于GAA器件的沟道结构，包括：衬底；形成于所述衬底上的第一区域的第一应力结构层；以及沟道叠层；所述沟道叠层形成于所述第一应力结构层和所述衬底的第二区域上；其中，所述第一区域为用于形成NMOS器件的区域，所述第二区域为用于形成PMOS器件的区域；所述第一应力结构层用于提供第一区域的所述沟道叠层所需的应力。解决了NMOS器件的区域的源区和漏区难以提供沟道叠层所需的高应力的问题，实现了NMOS器件的区域的应力提供的成功率提高的效果。