ZUC-256流密码轻量级硬件系统

    公开(公告)号:CN114553424A

    公开(公告)日:2022-05-27

    申请号:CN202210168983.4

    申请日:2022-02-21

    Abstract: 本发明提出了一种ZUC‑256流密码轻量级硬件系统,包括流密码生成结构和标签值计算结构。流密码生成结构包括线性反馈移位寄存器、位重组层和有限状态自动机。线性反馈移位寄存器中采用进位保存加法器进行合并计算,并提出了两种ZUC‑256流密码的结构,用于减少线性反馈移位寄存器中的关键路径延迟。标签值计算结构采用96位寄存器,根据流密码生成结构所生成的32位流密码进行标签值的计算,并输出64位标签值。标签值计算结构在一个时钟周期可以并行处理32位消息,节省了大量的计算时间。本发明相较于现有的设计,使用了更少的资源,能够实现高吞吐量,可以在0.71us对128字节的数据进行加密。

    一种基于强PUF的动态响应和安全认证方法、系统

    公开(公告)号:CN114095182B

    公开(公告)日:2022-05-03

    申请号:CN202210063760.1

    申请日:2022-01-20

    Abstract: 本发明公开了一种基于强PUF的动态响应和安全认证方法,包括:采用m个弱PUF与置于设备内部的线性反馈移位寄存器的输出信号进行异或运算,对线性反馈移位寄存器的输出信号进行混淆处理;将线性反馈移位寄存器的输出信号和动态激励转化模块提供的底衬PUF的其中m位激励进行异或运算,对底衬PUF的其中m位激励进行混淆处理。本发明能够通过引出PUF利用模式匹配实现认证,设计的特殊认证字符串形式结构的额外中间值,实现协议注册阶段快速建模注册;并能够抵抗最新型的CMA‑ES变体攻击,并保持了对传统机器学习攻击的抵抗力。

    一种基于部分积概率分析的近似浮点乘法器

    公开(公告)号:CN114115803A

    公开(公告)日:2022-03-01

    申请号:CN202210076195.2

    申请日:2022-01-24

    Abstract: 本发明公开了一种基于部分积概率分析的近似浮点乘法器,包括符号位异或模块、尾数近似乘法模块、规格化模块、舍入模块、指数相加模块、指数调整模块、特殊情况处理模块和结果输出模块;尾数近似乘法模块包括截断和补偿单元、低位或门压缩单元、近似4‑2压缩器和精确压缩器;尾数近似乘法模块对低权重位进行截断并在位数最高的低权重位进行补偿处理,对补偿位和第一中间权重位的每两个部分积使用或门压缩为一位,对第二中间权重位的每四个部分积进行近似压缩;对高权重位进行精确压缩。本发明能够有效简化压缩器结构且产生尽可能少的错误,调整输入顺序不会产生额外错误,在降低压缩结构复杂度的同时,保证了乘法器的精度。

    一种SNR估计的子空间跟踪方法

    公开(公告)号:CN111294126B

    公开(公告)日:2021-08-03

    申请号:CN202010173832.9

    申请日:2020-03-13

    Abstract: 本发明公开了一种SNR估计的子空间跟踪方法,包括:在确定迭代次数和迭代变量的基础上,选择对应的初始特征值和特征向量,利用指数加权代价函数多次通缩操作得到所有特征值;再利用修正算法对特征向量矩阵进行修正,得到噪声方差的估计值和信号功率的瞬间值;最后计算得到SNR的瞬时估计值。本发明能够在算法复杂度较低的前提下,得到较好的SNR估计性能,并且随着采样数增加SNR估计性能越来越好,另外,利用指数加权代价函数,能够准确得到信号子空间,不会出现模糊的情况,同时,该指数加权代价函数受遗忘因子影响,能够实现很强的跟踪能力。

    一种流水线逐次逼近型ADC位权后台校准系统和方法

    公开(公告)号:CN112003620B

    公开(公告)日:2021-02-19

    申请号:CN202011175318.5

    申请日:2020-10-29

    Abstract: 本发明公开了一种流水线逐次逼近型ADC位权后台校准系统,包括第一级SAR ADC电路和第二级SAR ADC电路;第一级SAR ADC电路包括辅DAC、主DAC、比较器、SAR逻辑模块、伪随机信号发生器和判决逻辑模块;辅DAC的输出端与比较器的输入端连接,对输入信号进行量化,得到第一级SAR的数字输出码DOUT1;SAR逻辑模块对辅DAC的余量信息作一次额外比较得到D0;判决逻辑模块将DOUT1和D0编译后输出DPN,作为主DAC的输入,由主DAC产生全范围伪随机信号(PN)注入窗口。本发明能够实现全范围的PN信号注入,从而提升其算法收敛速度,并保证放大器输出信号不超出下一级SAR ADC的量化范围。

    一种基于FPGA的可配置RO PUF
    128.
    发明公开

    公开(公告)号:CN111835525A

    公开(公告)日:2020-10-27

    申请号:CN202010594096.4

    申请日:2020-06-24

    Abstract: 本发明提出一种基于FPGA的可配置RO PUF,包括基于FPGA实现的至少两个环形震荡器、两个计数器和一个比较器。环形振荡器包括一个与门和n+1阶可以配置的延迟单元,通过激励信号配置这些延迟单元,可以将RO PUF配置为不同结构,从而使得本发明提出的RO PUF有更多种的振荡情况,从而产生更多的激励响应对。另一方面,也使得ROPUF的数学延迟模型更加复杂,导致机器学习建模难度增加,提高CRO PUF对机器学习算法攻击的抵抗性。

    基于多数表决的比较器失调校准装置和校准方法

    公开(公告)号:CN111628775A

    公开(公告)日:2020-09-04

    申请号:CN202010733505.4

    申请日:2020-07-28

    Abstract: 本发明公开了一种基于多数表决的比较器失调校准装置,包括输入信号检测模块、时钟分频模块、多数表决电路、移位计数电路和电阻串模数转换模块;利用二输入异或门来检测两个输入信号是否相同,并据此作为多数表决电路的时钟信号;通过表决得到的结果产生控制信号,控制移位计数器的输出码左移或者右移;移位计数器的输出码控制电阻串模数转换电路,以此分别将VCALP和VCALN分别减少和增加一个步长。本发明能够通过采用5选3多数表决电路可以有效减少失调校准时由于噪声引起的校准误差,从而大大提高校准的准确性。

    一种基于邻近空间链路协议的OQPSK自适应变速率数字收发机

    公开(公告)号:CN110943752A

    公开(公告)日:2020-03-31

    申请号:CN201910991741.3

    申请日:2019-10-17

    Abstract: 本发明公开了一种基于邻近空间链路协议的OQPSK系统自适应变速率数字收发机。发射机包括OQPSK调制模块和发射机速率控制模块,接收机包括OQPSK解调模块、信噪比估计模块和接收机速率控制模块;发射机根据接收机反馈信息对发射机的参数配置进行调整,通过发射机速率控制模块控制时钟模块、内插倍数、抽取倍数调整发射信号速率。接收机通过信噪比估计模块对接收到的信号进行信噪比估计,接收机速率控制模块根据信噪比估计值控制接收机的钟模块、内插倍数、抽取倍数,同时向发射机提供速率反馈信息,同步进行自适应速率切换。此数字收发机能有效面对深空通信信道恶劣的环境。

Patent Agency Ranking