公开(公告)号：CN114334644A

公开(公告)日：2022-04-12

申请号：CN202011072990.1

申请日：2020-10-09

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  尤楠楠 ,  王盛凯 ,  汤益丹 ,  白云 ,  田晓丽 ,  陆江 ,  陈宏 ,  杨成樾

IPC: H01L21/324 ,  H01L21/265 ,  H01L21/329

Abstract: 本发明公开了一种半导体材料掺杂后退火的方法，该方法包括以下步骤：提供半导体材料；在半导体材料上形成覆盖层；对形成有覆盖层的半导体材料进行掺杂；将掺杂后的半导体材料放入反应腔，调节微波输入功率以及气体压强，以激发反应腔中的反应气体产生等离子体，并基于等离子体对掺杂后的半导体材料进行退火处理；在退火处理后，去除覆盖层。上述方法提供了一种完全不同于传统热退火的全新的退火方式，通过激发等离子体来实现退火，从原理及工艺上实现了对现有退火方法的改进。

公开(公告)号：CN112103345A

公开(公告)日：2020-12-18

申请号：CN202011003179.8

申请日：2020-09-22

Applicant: 中国科学院微电子研究所

Inventor： 刘佳维 ,  陆江 ,  白云 ,  田晓丽 ,  陈宏 ,  汤益丹 ,  杨成樾 ,  刘新宇

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16

Abstract: 本发明公开了一种SiC功率MOSFET器件，属于半导体器件技术领域，用以解决现有技术中SiC功率MOSFET器件在宇宙诱导的重离子影响下产生局部区域温度过高导致单粒子烧毁效应的问题。上述SiC功率MOSFET器件，包括衬底、层叠于衬底上的漂移层以及位于衬底和漂移层之间多层缓冲层，漂移层、缓冲层和漂移层的掺杂浓度依次递减，沿衬底至漂移层方向，多层缓冲层的掺杂浓度逐渐减小。本发明的SiC功率MOSFET器件可用于模拟电路和数字电路中。

公开(公告)号：CN109545687B

公开(公告)日：2020-10-30

申请号：CN201811349491.5

申请日：2018-11-13

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  王盛凯 ,  白云 ,  汤益丹 ,  韩忠霖 ,  田晓丽 ,  陈宏 ,  杨成樾

IPC: H01L21/336 ,  H01L21/28

Abstract: 一种基于交流电压下微波等离子体氧化的凹槽MOSFET器件制造方法，包括：步骤一、提供具有凹槽结构的碳化硅衬底，并将其放在微波发生装置中；步骤二、加入含氧气体，在交流电压下将其电离，产生氧等离子体；步骤三、通过所述交流电压控制所述等离子体中的氧离子与电子的运动，在所述碳化硅衬底上生成凹槽侧壁与凹槽底部厚度相等的氧化层，其中，当碳化硅衬底电压为负值时，氧离子到达碳化硅界面，并与碳化硅发生氧化反应，之后改变交流电压偏置方向，电子到达界面，与界面处残留的碳簇反应，生成CO；步骤四、停止通入含氧气体，反应结束。本发明可以有效地去除碳化硅氧化时界面残留的碳簇，改善界面质量，修复界面损伤，并且能够形成均匀的栅介质层。

公开(公告)号：CN109494147B

公开(公告)日：2020-10-30

申请号：CN201811349424.3

申请日：2018-11-13

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  王盛凯 ,  白云 ,  汤益丹 ,  韩忠霖 ,  田晓丽 ,  陈宏 ,  杨成樾

IPC: H01L21/02

Abstract: 一种基于交流电压下微波等离子体的碳化硅氧化方法，包括：步骤一、提供碳化硅衬底，将碳化硅衬底放置在微波等离子体发生装置中；步骤二、加入含氧气体，在交流电压下产生氧等离子体；步骤三、通过所述交流电压控制所述氧等离子体中的氧离子与电子的运动，在所述碳化硅衬底上生成预定厚度的氧化层，其中，碳化硅衬底电压为负时，氧离子靠近界面与碳化硅发生氧化反应，碳化硅衬底电压为正时，电子靠近界面与碳化硅发生还原反应，将碳残留去除；步骤四、停止通入含氧气体，反应结束。本发明可以实现对碳化硅氧化层的实时修复，有效减小碳残留，改善界面质量，减小氧化层中的缺陷中心对载流子的散射作用。

公开(公告)号：CN107331616B

公开(公告)日：2020-03-06

申请号：CN201710463915.X

申请日：2017-06-19

Applicant: 中国科学院微电子研究所

Inventor： 董升旭 ,  汤益丹 ,  白云 ,  申华军 ,  杨成樾

IPC: H01L21/329 ,  H01L29/872

Abstract: 本发明提供一种沟槽结势垒肖特基二极管的制作方法，其中包括：步骤一、提供用于制作器件的衬底，并且在衬底正面生长外延层；步骤二、在外延层上制作场限环区和预备主结区，预备主结区用于提供第一离子注入；步骤三、在除场限环区以外的外延层上刻蚀结势垒凹槽，其中在预备主结区刻蚀主结凹槽，并对结势垒凹槽和主结凹槽进行第二离子注入；步骤四、在衬底背面制作欧姆接触；步骤五、在器件正面制作钝化层和肖特基接触；步骤六、在器件正面制作金属电极并进行钝化。本发明还提供一种沟槽结势垒肖特基二极管。本发明能够在有效屏蔽肖特基表面电场的同时降低主结电场聚集效应，纵向增加主结面积，提升耐压特性。

公开(公告)号：CN108766887A

公开(公告)日：2018-11-06

申请号：CN201810521158.1

申请日：2018-05-25

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  汤益丹 ,  王盛凯 ,  白云 ,  杨成樾

IPC: H01L21/336 ,  H01L21/28

Abstract: 一种基于两步微波等离子体氧化的凹槽MOSFET器件的制造方法，包括：在凹槽栅刻蚀后，利用微波等离子体将凹槽栅表面的碳化硅氧化为二氧化硅，形成凹槽栅氧化层，其中形成凹槽栅氧化层的步骤包括：将进行凹槽栅刻蚀后的碳化硅衬底放置在微波等离子体发生装置中；通入第一含氧气体，产生的氧等离子体以第一升温速度升温到第一温度，在所述第一温度和第一压力下进行低温等离子体氧化；将氧等离子体以第二升温速度升温到第二温度，通入第二含氧气体，在所述第二温度和第二压力下进行高温等离子体氧化，直到生成预定厚度的二氧化硅；停止通入含氧气体，反应结束。本发明可以显著提高碳化硅的氧化效率，改善界面质量，形成均匀的栅介质层。

公开(公告)号：CN108735607A

公开(公告)日：2018-11-02

申请号：CN201810521159.6

申请日：2018-05-25

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  汤益丹 ,  王盛凯 ,  白云 ,  杨成樾

IPC: H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66704 ,  H01L21/28211

Abstract: 一种基于微波等离子体氧化的凹槽MOSFET器件的制造方法，包括：在凹槽栅刻蚀后，利用微波等离子体将凹槽栅表面的碳化硅氧化为二氧化硅，形成凹槽栅氧化层，其中形成凹槽栅氧化层的步骤包括：将进行凹槽栅刻蚀后的碳化硅衬底放置在微波等离子体发生装置中；通入含氧气体，产生氧等离子体；氧等离子体与碳化硅反应生成预定厚度的二氧化硅；停止通入含氧气体，反应结束；其中，氧等离子体与碳化硅的反应温度为500-900℃，反应压力为400-1000mTorr。本发明可以显著提高碳化硅的氧化效率，改善界面质量，形成均匀的栅介质层。

公开(公告)号：CN108063088A

公开(公告)日：2018-05-22

申请号：CN201711041879.4

申请日：2017-10-30

Applicant: 中国科学院微电子研究所

Inventor： 杨成樾 ,  王臻星 ,  白云 ,  汤益丹 ,  陈宏 ,  田晓丽 ,  刘新宇

IPC: H01L21/04

Abstract: 本发明提供了一种SiC衬底的图形化方法。该图形化方法包括以下步骤：S1，在SiC衬底的表面形成刻蚀窗口，对应刻蚀窗口的SiC衬底的表面裸露；S2，形成覆盖于刻蚀窗口的金属层，使与SiC衬底接触的金属层与SiC衬底发生硅化反应形成合金过渡层；以及S3，湿法腐蚀去除合金过渡层和未反应的金属层，得到腐蚀区域与刻蚀窗口对应的图形化衬底。上述图形化方法能够使图形化后的SiC衬底能够具有较大的腐蚀深度；并且，上述图形化方法所采用的工艺与现有Si工艺相兼容，也能够兼顾各向同性和各向异性的腐蚀形貌需求；另外，由于上述图形化方法主要采用湿法腐蚀，从而能够有效地避免干法刻蚀工艺对衬底材料带来的刻蚀损伤。

公开(公告)号：CN107731905A

公开(公告)日：2018-02-23

申请号：CN201710881586.0

申请日：2017-09-26

Applicant: 中国科学院微电子研究所

Inventor： 刘新宇 ,  王文 ,  汤益丹 ,  张有润 ,  白云 ,  郭元旭 ,  徐少东 ,  杨成樾

IPC: H01L29/40

CPC classification number: H01L29/404

Abstract: 本发明提供一种碳化硅功率器件终端结构，其中包括：N+-SiC衬底；位于N+-SiC衬底上的N--SiC外延层；位于N--SiC外延层上的P+型掺杂区，以及由部分P+型掺杂区刻蚀形成的刻蚀型JTE终端区域；在刻蚀型JTE终端区域上形成的场板结构；覆盖在刻蚀型JTE终端区域表面的钝化层；以及位于终端结构顶面的阳极和底面的阴极；其中，场板结构被包含在钝化层之中。本发明还提供一种碳化硅功率器件终端结构制作方法。本发明能够降低终端结构对台面刻蚀深度与钝化层界面电荷的敏感度，且工艺简单、工艺偏差容量大，能够提高器件的稳定性和可靠性。

公开(公告)号：CN107275382A

公开(公告)日：2017-10-20

申请号：CN201710470828.7

申请日：2017-06-20

Applicant: 中国科学院微电子研究所

Inventor： 徐少东 ,  汤益丹 ,  白云 ,  杨成樾 ,  刘新宇

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/772

CPC classification number: H01L29/0615 ,  H01L29/66409 ,  H01L29/772

Abstract: 本发明提供一种基于台面多区复合JTE终端结构的器件制作方法，其中包括：在晶圆片表面制作有源区，淀积氧化物层并进行图形化，形成台面区开孔；刻蚀氧化物层以及晶圆片材料，形成终端台面；在终端台面表面淀积氧化物层并进行图形化，形成晶圆片材料凹槽开孔；刻蚀氧化物层和晶圆片材料，形成晶圆片材料凹槽；淀积氧化物层，进行JTE区开孔，形成JTE终端；淀积氧化物层，进行截止环开孔，形成截止环；在器件正面淀积氧化物层形成场氧保护，在器件背面形成阴极；对器件正面的氧化物进行图形化，在器件正面形成阳极。本发明还提供一种基于台面多区复合JTE终端结构的器件。本发明能够降低JTE离子注入剂量的灵敏度，提高器件的耐压能力。