-
公开(公告)号：CN103021848B
公开(公告)日：2015-06-24
申请号：CN201110279693.9
申请日：2011-09-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06 , H01L29/165
CPC classification number: H01L21/02532 , H01L21/02617 , H01L29/165 , H01L29/66356 , H01L29/66431 , H01L29/7391
Abstract: 本发明提供一种锗硅异质结隧穿场效应晶体管及其制备方法，在SiGe或Ge区制作器件的源区，Si区制作器件的漏区，获得高ON电流的同时保证了低OFF电流，采用局部锗氧化浓缩技术实现局部高锗组份的SGOI或GOI，在局部高锗组份的SGOI或GOI中，锗组份从50%~100%可控，并且，薄膜厚度可控制在5~20nm，易于器件工艺实现。SiGe或Ge与Si在氧化浓缩过程中，它们之间形成了一个锗组份渐变的锗硅异质结结构，消除缺陷的产生。本发明的制备方法工艺简单，与CMOS工艺兼容，适用于大规模的工业生产。
-
公开(公告)号：CN102820209B
公开(公告)日：2015-03-25
申请号：CN201110151803.3
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/02
Abstract: 本发明公开了一种高K介质埋层的绝缘体上材料的制备方法，通过在沉积态的高K介质材料上沉积金属材料并结合退火工艺，使高K介质材料的微观结构由沉积态转变为单晶，从而使高K介质材料有了更好的取向，并通过选择性腐蚀的方法彻底去除不需要的金属材料，沉积半导体材料，最终可得到高质量的绝缘体上材料。采用本发明方法所形成的绝缘体上材料,由于具有高质量的超薄高K介质材料作为埋层,可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。
-
公开(公告)号：CN104425341A
公开(公告)日：2015-03-18
申请号：CN201310382838.7
申请日：2013-08-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/683
CPC classification number: H01L21/76254
Abstract: 本发明提供一种低剂量注入制备绝缘体上半导体材料的方法，包括步骤：1）于第一衬底表面外延一掺杂的单晶薄膜；2）外延一顶层半导体材料；3）沉积绝缘层；4）从所述绝缘层表面将剥离离子注入至所述单晶薄膜下方的第一衬底预设深度的位置；5）提供第二衬底，并键合所述第二衬底及所述绝缘层；6）进行退火处理，使所述单晶薄膜吸附所述剥离离子，最终使所述第一衬底与所述顶层半导体材料从该单晶薄膜处分离。本发明通过控制超薄单晶薄膜的离子掺杂控制其对注入离子的吸附作用，可以采用非常低的剂量注入便可实现智能剥离，而且剥离裂纹发生在超薄层处，裂纹很小，可获得高质量的绝缘体上半导体材料。
-
公开(公告)号：CN102737963B
公开(公告)日：2015-03-18
申请号：CN201210254017.0
申请日：2012-07-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/20 , H01L21/02 , H01L21/324
Abstract: 本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，先在Si衬底上外延至少一个周期的SixGe1-x/Si（0≤x
-
公开(公告)号：CN102820252B
公开(公告)日：2014-07-02
申请号：CN201110151804.8
申请日：2011-06-08
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
IPC: H01L21/762 , H01L21/8238
Abstract: 本发明公开了一种基于键合工艺的高迁移率双沟道材料的制备方法，利用体硅衬底外延压应变的SiGe层，采用键合工艺将SiGe层转移至热氧化的硅片上，该SiGe层，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用作NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。
-
Patent Agency Ranking
公开(公告)号：CN103219275A
公开(公告)日：2013-07-24
申请号：CN201210017889.5
申请日：2012-01-19
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/36 , H01L21/265 , H01L21/324
Abstract: 本发明提供一种具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法。根据本发明的方法，先在衬底的单晶表面进行离子注入后，再形成包含由Si1-xGex/Ge或Si/Si1-xGex形成的超晶格结构的多层材料层；随后，在已形成多层材料层的结构表面低温生长Si1-yGey和/或Si后，进行退火处理，以使表层的Si1-yGey层发生弛豫现象；最后再采用智能剥离技术将已发生弛豫现象的结构中的至少部分层转移到含氧衬底的含氧层表面，以形成SGOI或sSOI结构；由此可有效避免现有超厚缓冲层在材料和时间方面的浪费及现有先长后注对外延层的影响。
-
公开(公告)号：CN103065932A
公开(公告)日：2013-04-24
申请号：CN201110324589.7
申请日：2011-10-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种张应变Ge薄膜的制备方法及层叠结构，所述制备方法首先在GaAs衬底上分别外延出InxGa1-xAs层和顶层Ge薄膜，所述InxGa1-xAs层中In组分x为0﹤x≤1，并使所述InxGa1-xAs层的厚度不超过其生长在所述GaAs衬底上的临界厚度，使所述顶层Ge薄膜的厚度不超过其生长在所述InxGa1-xAs层上的临界厚度，以制备出Ge薄膜的样品；其次，对所述样品进行氦离子或氢离子注入，并使氦离子或氢离子的峰值分布在所述InxGa1-xAs层与GaAs衬底相结合的界面下10～1000nm；最后对所述样品进行快速热退火，退火后得到弛豫的InxGa1-xAs层和张应变Ge薄膜，进而达到了用低成本制备出具有张应变、高迁移率Ge薄膜，并能减小InxGa1-xAs缓冲层的厚度、降低其穿透位错密度的目的。
-
公开(公告)号：CN102590936B
公开(公告)日：2013-04-24
申请号：CN201110004002.4
申请日：2011-01-10
Applicant: 中国科学院上海微系统与信息技术研究所 , 上海新傲科技股份有限公司
Abstract: 本发明提供一种锗悬浮膜式二维光子晶体微腔，包括：具有埋氧层、且表层为锗悬浮膜层的半导体基底，其中，所述锗悬浮膜层包含光子晶体微腔，所述光子晶体微腔由周期性排列的孔体构成、但部分区域缺失孔体。此外，本发明还提供了该锗悬浮膜式二维光子晶体微腔的制备方法，即先在半导体基底的锗薄膜层中掺杂以形成n型重掺杂层，随后，对重掺杂层进行微机械加工以便在部分区域形成光子晶体微腔，最后，对整片器件进行湿法腐蚀，其中，可通过控制腐蚀时间以控制侧向腐蚀的程度，从而去除光子晶体微腔下的埋氧层实现悬浮膜。本发明的优点在于：能够通过调节悬浮的锗薄膜的应变从而实现锗向直接带隙的转变，并通过光子晶体微腔的增强作用实现发光效率的提高。
-
公开(公告)号：CN103021927A
公开(公告)日：2013-04-03
申请号：CN201210575312.6
申请日：2012-12-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供一种混合共平面SOI衬底结构及其制备方法，所述混合共平面SOI衬底结构包括背衬底、位于背衬底上的埋氧化层以及位于埋氧化层上的顶层硅膜；所述顶层硅膜上形成有若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述顶层硅膜表面或所述顶层硅膜内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗，III-V族材料或者应变硅混合共平面的SOI衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。
-
公开(公告)号：CN102842496A
公开(公告)日：2012-12-26
申请号：CN201210376814.6
申请日：2012-09-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/306 , H01L21/20
Abstract: 本发明提供一种硅基纳米阵列图形化衬底及硅基外延层的制备方法，该方法利用化学催化腐蚀法制备出硅基纳米阵列图形化衬底，然后在所述硅基纳米阵列图形化衬底上外延Ge或III-V族化合物，从而可以得到低缺陷密度、高晶体质量的Ge或III-V族化合物外延层。此外，本发明的制备工艺简单，成本低，有利于推广使用。
-
-
-
-
-
-
-
-
-
Search Results
243
records
(took 0.042 seconds)
