公开(公告)号：CN119069980A

公开(公告)日：2024-12-03

申请号：CN202411429409.5

申请日：2024-10-14

Applicant: 电子科技大学重庆微电子产业技术研究院 ,  电子科技大学

Inventor： 张波 ,  欧祖强 ,  牛中乾 ,  乔进财

IPC: H01P1/203

Abstract: 本发明属于带通滤波器技术领域，具体涉及一种降低开关频率要求的N‑path带通滤波器，包括N‑path带通滤波单元和高次谐波抑制的N‑path基波陷波单元，所述N‑path带通滤波单元和高次谐波抑制的N‑path基波陷波单元按照先带通后陷波的顺序进行级联。本发明降低了开关频率，进而降低了更高调谐频率带通滤波器的设计难度；在整体电路的片上面积较小，实现难度较易，并且对调谐频率2f相邻的基波f和三次谐波3f有抑制作用，可实现更好的带外抑制效果。

公开(公告)号：CN114564907B

公开(公告)日：2024-10-01

申请号：CN202210195724.0

申请日：2022-03-01

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 周琦 ,  罗志华 ,  党其亮 ,  邓超 ,  蔡永莲 ,  母彧丞 ,  张波

IPC: G06F30/367 ,  H01L29/778

Abstract: 本发明公开一种GaN HEMT器件阈值电压及漏极电流模型的建立方法。本发明以薛定谔泊松方程、费米狄拉克统计为基础，考虑氮化镓HEMT器件高频、高漏源电压开关条件下阈值电压漂移，基于陷阱中心对沟道载流子的捕获与释放效应，将器件阈值电压漂移模型构建为与器件漏源电压和器件开关频率相关，并基于此构建出可适用于不同漏源电压和开关频率下氮化镓高电子迁移率晶体管阈值电压及漏极电流的解析模型。本发明的GaN HEMT器件阈值电压及漏极电流模型建立方法，解决了目前主流模型在电路仿真平台中无法预测GaN HEMT器件在不同频率不同漏源电压下的阈值电压漂移与电流崩塌现象的缺陷，提升了GaN HEMT器件模型对阈值电压及漏极电流的预测精度。

公开(公告)号：CN117673155A

公开(公告)日：2024-03-08

申请号：CN202311623102.4

申请日：2023-11-29

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 邓小川 ,  杨瑞 ,  吴海波 ,  曹厚华 ,  李轩 ,  张波

IPC: H01L29/78 ,  H01L29/66 ,  H01L29/06

Abstract: 本发明提供了一种提高抗单粒子效应能力的碳化硅功率器件结构及制备方法，器件结构包括：N+衬底、多层N型缓冲层、N型漂移区、电流扩展层、多层P型掩蔽层、P型阱区、P型源区、中央P型柱、两侧N型源区、嵌入到P型柱中的N型源区、氧化物、多晶硅栅极、源极、漏极。本发明引入了一个嵌入N型源区的P型柱，并在P型柱和P型阱区下方引入了多层P型掩蔽层。多层P型掩蔽层能够快速抽取聚集的大量空穴，从而降低瞬时热功率和增大能量耗散面积，因此降低器件峰值温度，提升器件抗单粒子烧毁能力。嵌入N型源区的P型柱和多层P型掩蔽层也能够快速抽取聚集在JFET区栅氧处的大量空穴，进而降低该处栅氧强电场，改善器件抗单粒子栅穿能力。

公开(公告)号：CN113838918B

公开(公告)日：2023-10-24

申请号：CN202111116215.6

申请日：2021-09-23

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 张金平 ,  肖翔 ,  涂元元 ,  张波

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明提出一种具有载流子浓度增强的超结IGBT器件结构及制作方法，本发明在沟槽栅右侧、P柱上方引入P型浮空区结构，改变了传统超结IGBT中P柱、P型基区和发射极之间的位置关系，阻止了P柱与P型基区及发射极的直接连接，消除了在高柱区浓度下P柱及P型基区对空穴的抽取作用，在不同N、P柱区掺杂浓度下，漂移区内均发生较强的电导调制效应，器件均工作在双极导电模式下，消除了柱区掺杂浓度对正向导通压降的影响。同时P型浮空区的引入减小了器件的的台面宽度，进而提高了发射极一侧的载流子浓度，降低了导通压降。

公开(公告)号：CN116825813A

公开(公告)日：2023-09-29

申请号：CN202310760768.8

申请日：2023-06-26

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 章文通 ,  赵泉钰 ,  刘雨婷 ,  郭新凯 ,  孙燕 ,  乔明 ,  李肇基 ,  张波

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种横向高压功率器件的槽型终端结构，包括直线结终端结构和曲率结终端结构；包括漏极N+接触区、Nwell区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、Pwell区、源极P+接触区、源极N+接触区、介质槽、P型槽底注入区；通过刻槽来引入P型槽底杂质注入，由于电荷平衡，原来由N型漂移区内指向pwell区的电场线，终结到槽底部的P型槽底注入区，从来增大了终端结构指头区域的曲率结，缓解了因曲率半径小而导致的提前击穿情况，而且介质槽使得该连接处不再有电荷的运动，也能够避免电场线的集中造成的器件提前击穿，并且该结构可以将指头的面积变小，有利于减小芯片面积。

公开(公告)号：CN116631993A

公开(公告)日：2023-08-22

申请号：CN202310672586.5

申请日：2023-06-07

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 孙瑞泽 ,  王茁成 ,  潘慈 ,  王晨曦 ,  陈万军 ,  张波

IPC: H01L25/07 ,  H01L23/495 ,  H01L23/373

Abstract: 本发明涉及功率半导体技术，特别涉及一种GaN功率器件多芯片堆叠封装结构。GaN功率器件多芯片堆叠封装结构包括GaN芯片、衔接板和底座基板。衔接板上有通孔和三个电极，第一和第二电极设置在衔接板的正面，第三电极则通过通孔设置在衔接板的背面；GaN芯片设置在衔接板上，GaN芯片的栅极和第一电极电性连接，GaN芯片的源极和漏极分别与第二和第三电极电性连接；衔接板可固定插入到底座基板上，GaN芯片可进行堆叠分布，并与底座基板对应的电极部分电性连接。相比于传统的GaN功率器件封装形式，本发明能够进一步减小PCB板上的占用面积，提高器件的功率密度。

公开(公告)号：CN116565024A

公开(公告)日：2023-08-08

申请号：CN202310682947.4

申请日：2023-06-09

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  马鼎翔 ,  王胜铎 ,  王嘉伟 ,  高悦 ,  张波

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/40 ,  H01L29/06

Abstract: 本发明提供一种功率半导体器件，通过在器件介质槽内的栅极下方加入屏蔽栅Shield Gate Trench，可以起到辅助耗尽和降低开关损耗的作用。在器件的底部引入埋层，在器件的漏极和埋层之间引入连接区，可以将漏极电位引入到器件的体内，实现将载流子在经过沟道和漂移区后，能够从器件的表面引出。在本发明中，针对不同类型的SGT结构，提供了包括适用于多沟道、电压等级扩展、抗穿通设计、短沟道设计的集成SGT功率半导体结构。本发明针对SGT器件提供了可以集成的SGT结构，使得SGT器件能够集成在平面工艺中，提高芯片的集成度。

公开(公告)号：CN116454135A

公开(公告)日：2023-07-18

申请号：CN202310321472.6

申请日：2023-03-29

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 王卓 ,  贾元希 ,  乔明 ,  张波

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423 ,  H01L29/40 ,  H01L29/49

Abstract: 本发明提供一种横向功率半导体器件及制备方法，该方法包括步骤：基于衬底形成外延层、埋层、体区、漂移区、多晶硅栅结构、虚栅结构，虚栅结构位于漂移区上方，从栅极指向漏极方向横向均匀排列，虚栅结构中设有离子注入窗口；首先透过多晶硅材料进行离子注入，防止离子注入损伤体硅材料；然后基于虚栅进行低能p型离子注入在漂移区上部，形成低能p型离子注入层辅助漂移区耗尽；最后虚栅结构和金属硅化物阻挡层共同作为场板结构。本发明通过虚栅作为离子注入掩膜形成反型掺杂层辅助漂移区耗尽，提高器件的电学性能，并利用场板技术，提高了器件的可靠性。这种方法不仅提高了器件的性能，还实现了工艺成本降低，工艺步骤简单易控制。

公开(公告)号：CN116435364A

公开(公告)日：2023-07-14

申请号：CN202310308490.0

申请日：2023-03-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 任敏 ,  吴逸凝 ,  郭霄 ,  周子怡 ,  李泽宏 ,  张波 ,  母国才

IPC: H01L29/78 ,  H01L23/552

Abstract: 本发明提供一种抗单粒子辐射加固的屏蔽栅VDMOS，包括：漏极金属，重掺杂第一导电类型半导体衬底，第一导电类型半导体漂移区，第二导电类型半导体阱区，第二导电类型多晶硅区，重掺杂第二导电类型半导体欧姆接触区，重掺杂第一导电类型半导体源区，屏蔽栅多晶硅电极，栅多晶硅电极，屏蔽栅介质层，隔离介质层，栅极介质层，栅源间介质层，源极金属。本发明提出了一种带第二导电类型多晶硅区的屏蔽栅VDMOS结构，该器件在经受单粒子辐照效应后，第二导电类型多晶硅体区可以加速辐照产生的空穴载流子抽取，提高器件的抗单粒子烧毁和抗单粒子栅穿能力。

公开(公告)号：CN116093163A

公开(公告)日：2023-05-09

申请号：CN202310322007.4

申请日：2023-03-29

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 王卓 ,  胡鲲 ,  乔明 ,  张波

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 本发明提供一种屏蔽栅沟槽MOSFET，包括从下到上依次设置N型重掺杂衬底、N型轻掺杂外延漂移层、P型扩散区、N型重掺杂扩散区、在垂直方向构建深槽、浅槽，深槽内构建屏蔽栅多晶硅与控制栅多晶硅，分别用隔离场氧与栅氧与沟槽边缘隔离，浅槽内构建控制栅多晶硅，用栅氧与沟槽边缘隔离，器件构建金属电极隔离氧，贯穿隔离氧、N型轻掺杂扩散区、P型扩散区构建梯形金属电极、金属电极与P型扩散区之间形成P型高掺杂区、器件顶部形成源极、器件底部形成漏极。本发明充分利用浅槽的抗翘曲能力大于深槽的原理，将控制器件开关的浅槽与形成电荷平衡的深槽垂直分布，相对于深槽垂直深槽分布，提高器件整体的抗翘曲能力。