公开(公告)号：CN113629131A

公开(公告)日：2021-11-09

申请号：CN202010386415.2

申请日：2020-05-09

申请人： 全球能源互联网研究院有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司厦门供电公司

发明人： 桑玲 ,  吴军民 ,  夏经华 ,  张文婷 ,  查祎英 ,  田丽欣 ,  王耀华 ,  金锐 ,  杨霏 ,  安运来 ,  赛朝阳

IPC分类号： H01L29/06 ,  H01L21/66

摘要： 本发明提供一种分区域渐变场限环终端结构及其设计方法，设置分区域渐变场限环终端结构的各参数的初始值；基于初始值，依次对各参数值进行调整，并实时获取各场限环和有源区主结之间的电场强度，当获取的电场强度相等且均小于临界击穿电场强度，得到最优的参数值；基于最优的参数值确定分区域渐变场限环终端结构，通过调整各区域内场限环的宽度和各相邻场限环的间距，大大提高了功率半导体器件制备过程中场限环终端结构的保护效率，提高了半导体功率器件的击穿电压，增强了半导体功率器件的可靠性和稳定性。

公开(公告)号：CN111524862B

公开(公告)日：2021-09-21

申请号：CN202010366300.7

申请日：2020-04-30

申请人： 全球能源互联网研究院有限公司

发明人： 王亮 ,  石浩 ,  吴军民 ,  金锐 ,  张朋 ,  唐新灵 ,  林仲康 ,  周扬

IPC分类号： H01L23/047 ,  H01L21/48 ,  H01L23/367 ,  H01L23/373

摘要： 本发明提供一种芯片封装电极及其制备方法和芯片封装结构。该芯片封装电极，包括：电极板以及在所述电极板上层叠设置的第一钼铜合金层、弹性层和第二钼铜合金层，其中，所述第一钼铜合金层和第二钼铜合金层中钼的质量百分比沿背离所述电极板的方向上均逐渐增大，所述弹性层由铜和弹性体形成的复合材料制成。第一钼铜合金层和第二钼铜合金层中，铜保证该电极具有优良的导电性能，由于钼的热膨胀系数与芯片更匹配，从而降低了热膨胀系数不匹配对电极或芯片所造成的损害；弹性层中，铜保证了电极的导电性能，弹性体的添加增加了电极的弹性，进一步降低了对芯片的机械损伤风险。上述封装电极结构紧凑，电极与芯片距离适宜，保证了芯片的良好散热。

公开(公告)号：CN112510077A

公开(公告)日：2021-03-16

申请号：CN202011059728.3

申请日：2020-09-30

申请人： 全球能源互联网研究院有限公司 ,  国网山东省电力公司电力科学研究院 ,  国家电网有限公司 ,  电子科技大学

发明人： 金锐 ,  高明超 ,  张金平

IPC分类号： H01L29/06 ,  H01L29/10 ,  H01L29/47 ,  H01L29/739 ,  H01L21/331

摘要： 本发明提供一种绝缘栅双极晶体管及其制备方法，绝缘栅双极晶体管包括N‑漂移区(4)、P型基区(5)、N‑buffer层(10)和N+发射区(6)；P型基区(5)位于N‑漂移区(4)上表面两侧，N+发射区(6)位于P型基区(5)的上表面，且距所述P型基区(5)外侧具有设定距离；N‑buffer层(10)位于N+发射区(6)下方的P型基区(5)内部，通过N‑buffer层(10)降低了绝缘栅双极晶体管的导通压降，且有效抑制绝缘栅双极晶体管发生闩锁现象；通过肖特基接触提高漂移区内的载流子浓度，进一步改善绝缘栅双极晶体管漂移区载流子的分布，从而增强了电导调制效应，降低了导通压降，通过N‑buffer层提高绝缘栅双极晶体管的坚固性，并改善了绝缘栅双极晶体管的大电流关断能力。

公开(公告)号：CN109444551B

公开(公告)日：2020-09-15

申请号：CN201811051617.0

申请日：2018-09-10

申请人： 全球能源互联网研究院有限公司

发明人： 王耀华 ,  金锐 ,  赵哿 ,  和峰 ,  刘钺杨 ,  曾军 ,  蒲奎 ,  杜文芳 ,  潘艳 ,  吴军民

IPC分类号： G01R27/14

摘要： 本发明公开了一种半导体方块电阻的方法及电路，方法包括：在待测掺杂区域内形成至少一个第一掺杂区域，第一掺杂区域为第二导电类型，第二导电类型与第一导电类型相反；并在第一掺杂区域内形成第二掺杂区域，第二掺杂区域为第一导电类型；在半导体基板表面上设置至少两个激励电极，其中至少一个激励电极与第二掺杂区域对应；在半导体基板表面上依次设置至少一个隔离层和与之分别对应的控制电极，隔离层和控制电极从一个第一掺杂区域的边缘延伸至内部第二掺杂区域的边缘；通过两个激励电极施加激励电流、测试位于两个激励电极之间的待测掺杂区域之间的电压，获得待掺杂区域的方块电阻值。用以上方法进行方块电阻测试，能够测得较准确的方块电阻值。

公开(公告)号：CN111477683A

公开(公告)日：2020-07-31

申请号：CN202010292938.0

申请日：2020-04-14

申请人： 全球能源互联网研究院有限公司

发明人： 林仲康 ,  汤广福 ,  吴军民 ,  金锐 ,  唐新灵 ,  韩荣刚 ,  王亮 ,  杜玉杰 ,  周扬

IPC分类号： H01L29/78 ,  H01L29/16 ,  H01L29/06 ,  H01L23/367

摘要： 本发明公开了一种功率MOSFET芯片的封装结构，包括：MOSFET芯片，其正面包含栅极和源极，其背面包含漏极；第一导电体，与MOSFET芯片背面的漏极电性连接；第二导电体，通过压接封装与MOSFET芯片正面的源极电性连接；源极占据MOSFET芯片正面的区域内设有应力缓冲区，第二导电体与源极接触的边缘位于应力缓冲区内；MOSFET芯片对应应力缓冲区的部分不含有元胞结构。通过在MOSFET芯片的源极增设应力缓冲区，可以显著降低第二导电体边缘应力集中对MOSFET芯片内部元胞结构的损坏，大幅提高MOSFET芯片的抗压性能和可靠性，同时保留双面散热能力，有利于提高器件功率等级。

公开(公告)号：CN111458623A

公开(公告)日：2020-07-28

申请号：CN202010307229.5

申请日：2020-04-17

申请人： 全球能源互联网研究院有限公司 ,  国网江苏省电力有限公司 ,  国家电网有限公司

发明人： 林仲康 ,  吴军民 ,  唐新灵 ,  韩荣刚 ,  金锐 ,  张朋 ,  赛朝阳 ,  王亮 ,  杜玉杰

IPC分类号： G01R31/28

摘要： 本发明提供一种半导体芯片的测试装置，包括：箱体，所述箱体包括由导电材料制成的上底板、下底板，以及由绝缘材料制成的多个侧板；其中，所述上底板用于连接低压电源，所述下底板用于连接高压电源；芯片定位块，由导电材料制成，与所述下底板相接触，所述芯片定位块内设置有容置待测芯片的芯片凹槽；低压铜柱，贯穿所述上底板，通过相对于所述上底板的上下运动对位于所述芯片定位块内的待测芯片施加压力；其中所述低压铜柱的下底面尺寸与所述待测芯片的低压电极尺寸相匹配；流体出入口，位于其中两个相对的侧板上，用于供加热的绝缘流体介质流入或流出所述箱体。

公开(公告)号：CN111293040A

公开(公告)日：2020-06-16

申请号：CN202010104556.0

申请日：2020-02-20

申请人： 全球能源互联网研究院有限公司 ,  国网浙江省电力有限公司 ,  国家电网有限公司

发明人： 桑玲 ,  吴鹏飞 ,  赛朝阳 ,  王耀华 ,  金锐 ,  查祎英 ,  杨霏 ,  夏经华 ,  姜春艳 ,  吴军民

IPC分类号： H01L21/04

摘要： 本发明公开了一种n型掺杂离子注入准确度的提升方法。本发明包括：根据目标值采用TRIM仿真继而确定n型掺杂离子的注入能量和剂量的仿真值；根据仿真值对碳化硅外延层进行离子注入；对注入后的碳化硅外延层进行SIMS检测获得实际注入值，比较实际注入值与目标值之间的偏差；根据偏差对仿真值进行校准，根据校准后的仿真值再次进行离子注入；重复上述对仿真值进行校准的步骤，确定最终离子注入能量和剂量以获得最接近目标值的实际注入值。本发明记载了相应的缩小离子注入目标值与实际注入值之间偏差的方法，通过多次对注入碳化硅外延层的n型掺杂离子的仿真值进行校准，进而使碳化硅器件的离子注入的实际注入值与目标值更加接近，以加快器件的研制。

公开(公告)号：CN110571270A

公开(公告)日：2019-12-13

申请号：CN201910870940.9

申请日：2019-09-16

申请人： 全球能源互联网研究院有限公司 ,  国网山西省电力公司 ,  国家电网有限公司

发明人： 李立 ,  金锐 ,  董少华 ,  王耀华 ,  高明超 ,  吴军民 ,  潘艳

IPC分类号： H01L29/739 ,  H01L21/331

摘要： 本发明公开一种沟槽栅型IGBT器件及其制备方法、装置，其中，沟槽栅型IGBT器件，包括沟槽栅结构，其第四功能区层位于第三功能区层与第一电极之间，在第三功能区层上设置有第二功能区层，在第二功能区层的内部成型第一功能区层、第三电极、第一电极层和第二电极层，在第二电极上成型介质层，介质层位于第二电极与第三电极之间，第三电极的一端面与介质层接触，第三电极的另一端面和侧壁区域被第一电极层包围，第二电极层与介质层平行且与沟槽栅结构的底部区域接触，第一功能区层分别与第二电极和介质层接触且设置在沟槽栅结构的两侧，以及在沟槽栅结构设置第二电极层可使得沟槽栅型IGBT器件的反向传输电容得到有效降低。

公开(公告)号：CN109860283A

公开(公告)日：2019-06-07

申请号：CN201910040864.9

申请日：2019-01-16

申请人： 全球能源互联网研究院有限公司 ,  国网湖北省电力有限公司 ,  国家电网有限公司

发明人： 朱涛 ,  刘瑞 ,  曹功勋 ,  吴昊 ,  金锐 ,  吴军民 ,  潘艳

IPC分类号： H01L29/739 ,  H01L21/331

摘要： 本发明提供了一种IGBT、IGBT背面的制作方法和装置，在N型硅片的背面采用离子注入方式形成场终止层，并对所述场终止层进行激光退火处理；在所述场终止层的底部形成P+集电极层，并依次对有源区的P+集电极层和整个背面的P+集电极层进行激光退火处理；在所述有源区的P+集电极层和整个背面的P+集电极层的底部分别形成背面金属层，不需要光刻程序，仅需要一次注入即可形成，简化了制作过程，大大提高了制作效率，降低了制作成本。且本发明通过不同激光退火条件实现有源区的P+集电极层和整个背面的P+集电极层激光退火，能够降低终端区P+注入效率，减小过渡区电场积累，提高IGBT可靠性。

公开(公告)号：CN109559990A

公开(公告)日：2019-04-02

申请号：CN201811526462.1

申请日：2018-12-13

申请人： 全球能源互联网研究院有限公司

发明人： 曹功勋 ,  朱涛 ,  田亮 ,  吴昊 ,  金锐 ,  吴军民 ,  潘艳

IPC分类号： H01L21/329 ,  H01L21/265 ,  H01L29/06 ,  H01L29/861

CPC分类号： H01L29/861 ,  H01L21/26513 ,  H01L29/0623 ,  H01L29/6609

摘要： 本发明提供一种快恢复二极管及其制作方法，快恢复二极管包括N型硅片以及正面结构和背面结构：背面结构包括N型掺杂层、N型缓冲层、N型掺磷区和背面金属，N型缓冲层、N型掺磷区和背面金属依次设置于N型硅片背面，N型掺杂层设置于N型硅片内部，本发明先形成正面结构，再形成背面结构，背面结构形成过程中，先形成N型缓冲层和N型掺杂层，最后形成背面金属。由于N型缓冲层工艺在正面结构形成后，完全可以利用减薄工艺提升芯片背面洁净度，避免硅片背面表面存在的沾污问题，从根本上避免背金脱落风险，同时由于硅片内部存在N型掺杂层，大幅度提高了快恢复二极管的抗动态雪崩能力；本发明提供的制作方法过程简洁，可操作性强。