公开(公告)号：CN109256390A

公开(公告)日：2019-01-22

申请号：CN201810762317.7

申请日：2018-07-12

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金泰勋 ,  金柄宅 ,  林浚熙

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 提供了一种垂直存储器件及其制造方法。该垂直存储器件包括堆叠在衬底上的栅电极层、贯穿栅电极层的沟道层、以及第一外延层，第一外延层与沟道层的下部接触并包括具有比沟道层的外径小的直径的区域。

公开(公告)号：CN1956171B

公开(公告)日：2012-03-28

申请号：CN200610142432.1

申请日：2006-10-24

Applicant: 三星电子株式会社

Inventor： 金钟源 ,  朴钟浩 ,  金容锡

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115 ,  H01L23/522

CPC classification number: H01L27/115 ,  H01L27/11521 ,  H01L27/11524

Abstract: 一种形成非易失性存储器件的方法包括限定了以下特征的步骤：提高相邻浮置栅电极之间电干扰的屏蔽并且改进泄漏电流和阈值电压特性。在与非易失性存储单元相连的串选择晶体管中，这些特征同样支持改进的泄漏电流和阈值电压特性。

公开(公告)号：CN214672616U

公开(公告)日：2021-11-09

申请号：CN202120902508.6

申请日：2021-04-26

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  金容锡 ,  金炫哲 ,  山田悟 ,  柳成原 ,  弘载昊

IPC: H01L27/11563 ,  H01L27/11578 ,  H01L27/11568

Abstract: 本实用新型提供了半导体存储器件。该半导体存储器件包括：第一半导体图案，包括第一杂质区、第二杂质区和沟道区，第一杂质区在第一方向上与基板间隔开并具有第一导电类型，第二杂质区具有与第一导电类型不同的第二导电类型，并且沟道区在第一杂质区和第二杂质区之间；第一导电连接线，连接到第一杂质区并在与第一方向不同的第二方向上延伸；以及第一栅极结构，在第一方向上延伸并包括第一栅电极和第一栅极绝缘膜，其中第一栅电极穿透沟道区，并且第一栅极绝缘膜在第一栅电极和第一半导体图案之间。