-
公开(公告)号：CN107359192A
公开(公告)日：2017-11-17
申请号：CN201710631105.0
申请日：2017-07-28
Applicant: 电子科技大学
CPC classification number: H01L29/7825 , H01L29/0611 , H01L29/0634 , H01L29/407
Abstract: 本发明提供一种横向高压器件，Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
-
公开(公告)号：CN106024860A
公开(公告)日：2016-10-12
申请号：CN201610357355.5
申请日：2016-05-25
Applicant: 电子科技大学
IPC: H01L29/06
CPC classification number: H01L29/0634 , H01L29/0603 , H01L29/0611 , H01L29/0684
Abstract: 本发明属于纵向超结半导体器件技术领域，具体的说涉及一种超结半导体器件终端结构。本发明的终端结构，第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压；其次本发明的第二种导电类型表面掺杂区一直将第二种导电类型的半导体柱覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，减小器件表面电场峰值，使表面电场比较均匀，从而降低超结终端表面发生击穿的几率，提高器件耐压。
-
公开(公告)号：CN104201194B
公开(公告)日：2016-10-05
申请号：CN201410424546.X
申请日：2014-08-26
Applicant: 电子科技大学
IPC: H01L29/10
Abstract: 本发明涉及半导体功率器件技术领域，具体的说是涉及一种具有超低比导通电阻特性的高压功率器件。本发明基于全域积累概念，提出一种超低比导通电阻高压功率器件。该器件漂移区使用低掺杂并在引入跨过整个漂移区的全域薄层介质，设计使得器件关态时器件能承受高电压，开态时形成横跨整个漂移区的积累层，降低比导通电阻，缓解了器件比导通电阻与耐压的矛盾关系。本发明器件耐压时漂移区与栅极同时参与耐压，其较低掺杂保证器件纵向电场接近矩形分布，具有最佳的耐压性能。本发明尤其适用于高压功率器件。
-
公开(公告)号：CN103545350B
公开(公告)日：2016-04-06
申请号：CN201310526919.X
申请日：2013-10-30
Applicant: 电子科技大学
IPC: H01L29/06
Abstract: 本发明涉及半导体技术，具体的说是涉及一种用于横向高压器件漂移区的耐压结构的工艺制造方法。本发明所述的制造方法主要步骤为：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。本发明的有益效果为，缓解了器件比导通电阻与耐压的矛盾关系，并且介质槽形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻。本发明尤其适用于横向高压器件漂移区的制造。
-
公开(公告)号：CN103545219A
公开(公告)日：2014-01-29
申请号：CN201310525043.7
申请日：2013-10-30
Applicant: 电子科技大学
IPC: H01L21/336
CPC classification number: H01L29/1045 , H01L21/26513
Abstract: 本发明涉及半导体技术，具体的说是涉及一种用于半导体器件漂移区的耐压结构的工艺制造方法。本发明所述的制造方法主要步骤为：在漂移区31上进行刻蚀，形成介质槽2；在介质槽2的一侧注入P型杂质，形成P型杂质条43；在介质槽2的另一侧注入N型杂质，形成N型杂质条34；对介质槽2进行介质填充；平坦化去除多余的介质。本发明的有益效果为，不需要掺杂条的外延生长，只需一次深槽刻蚀，一次填充，实现方式简单，克服了复杂的工艺过程，降低了工艺成本，并且使用该注入方式可以得到均匀的掺杂条。本发明尤其适用于半导体器件漂移区的制造。
-
Patent Agency Ranking
公开(公告)号：CN119584633A
公开(公告)日：2025-03-07
申请号：CN202411787529.2
申请日：2024-12-06
Applicant: 电子科技大学 , 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种分立器件多模驱动电路集成器件，包括分立器件区和驱动电路区，分立器件区由元胞区Ⅱ和终端区Ⅰ组成。驱动电路区整体位于制作在分立器件元胞区中的浮动盆结构Ⅲ中。浮动盆整体集成在分立器件第二导电类型阱区中，其包括位于底部的埋氧层、位于浮动盆边界及内部高低压区之间的氧化介质槽。浮动盆中可集成例如BJT、DMOS、CMOS等器件用于搭建驱动电路。本发明用氧化层实现浮动盆与分立器件之间、浮动盆中高低压区之间的隔离，保证了驱动电路的正常工作，实现了分立器件与驱动电路的集成。
-
公开(公告)号：CN119581404A
公开(公告)日：2025-03-07
申请号：CN202411789648.1
申请日：2024-12-06
Applicant: 电子科技大学 , 中国电子科技集团公司第二十四研究所
IPC: H01L21/762 , H01L21/765 , H10D64/00 , H10D89/60
Abstract: 本发明提供一种高压集成电路的深槽匀场隔离器件及制造方法，通过在LDMOS区与高压电路之间刻槽后填充介质和多晶硅，构成纵向浮空场板，所述纵向浮空场板均匀分布在第三介质氧化层实现了LDMOS区与高压电路区的隔离，相对于传统PN结隔离节省面积；且纵向浮空场板通过第一金属条使高压结终端的电位与LDMOS的电位相关联实现电位均匀分布，实现更强的电压耦合，提高耐压。
-
公开(公告)号：CN118299420A
公开(公告)日：2024-07-05
申请号：CN202410348505.0
申请日：2024-03-26
Applicant: 电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/40
Abstract: 本发明提供一种耦合分压的纵向场板器件及制造方法，包括：第一导电类型半导体衬底、第一导电类型阱区、第一导电类型重掺杂半导体接触区、第二导电类型阱区、第二导电类型重掺杂半导体接触区；场氧化层、栅极金属；多晶硅电极；通过第二层金属形成电容耦合结构，在器件内部引入可调节的内部电势，提出了一种耦合分压的纵向场板器件，解决了普通纵向场板电势难以调整的问题，优化器件漂移区的内部电场分布，提高了器件的耐压能力和工作稳定性。
-
公开(公告)号：CN117410310A
公开(公告)日：2024-01-16
申请号：CN202210793463.2
申请日：2022-07-07
Applicant: 电子科技大学 , 无锡华润上华科技有限公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明涉及一种阳极短路横向绝缘栅双极型晶体管及其制造方法，所述晶体管包括：漂移区，具有第一导电类型；集电区，设于所述漂移区中，具有第二导电类型；阳极区，具有第一导电类型；隔离结构，包括设于所述集电区和所述阳极区之间的第一结构，以及与所述第一结构呈一夹角并从所述第一结构向所述阳极区的下方延伸的第二结构。本发明通过设置具有第一结构和与第一结构呈一夹角并向阳极区下方延伸的第二结构的隔离结构，从而极大地拉长了阳极区的电流路径，等效于增大了集电区阱到阳极区的电阻值，使得电压折回消失，抑制了Snapback效应。
-
公开(公告)号：CN116978905A
公开(公告)日：2023-10-31
申请号：CN202310933629.0
申请日：2023-07-27
Applicant: 电子科技大学
IPC: H01L27/02
Abstract: 本发明提供一种具有深槽隔离的高压互联器件，包括由高压互连线所连接的LDMOS区及高压电路区，LDMOS区包括第二导电类型半导体接触区、第二导电类型半导体接触区、第一导电类型半导体接触区、第一导电类型阱区、第二导电类型阱区、第二导电类型漂移区、第一导电类型半导体衬底、多晶硅栅电极、场氧化层；高压电路区周围设有高压结终端；高压互连线两端分别连接第二导电类型半导体接触区与高压电路区；第二导电类型半导体接触区与高压电路区间及高压电路区周围设有介质氧化层。本发明通过在LDMOS区与高压电路区间刻槽后填充介质，实现了介质隔离；通过介质槽底部引入第二导电类型埋层，优化LDMOS器件体内电场分布。
-
-
-
-
-
-
-
-
-
Search Results
129
records
(took 0.021 seconds)
