-
公开(公告)号：CN106847883A
公开(公告)日：2017-06-13
申请号：CN201710108735.X
申请日：2017-02-27
Applicant: 电子科技大学 , 电子科技大学广东电子信息工程研究院
IPC: H01L29/06 , H01L21/331 , H01L29/739
CPC classification number: H01L29/7393 , H01L29/0619 , H01L29/0623 , H01L29/66325
Abstract: 本发明提供一种可抑制Snapback现象的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、P发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在Z方向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。
-
公开(公告)号：CN103383958B
公开(公告)日：2016-06-08
申请号：CN201310300668.3
申请日：2013-07-17
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06 , H01L29/423 , H01L21/331
Abstract: 一种RC-IGBT器件及其制作方法，属于功率半导体器件技术领域。本发明在传统RC-IGBT器件结构的基础上，在N+集电极短路区11与N型电场阻止层8之间引入P型阱区12，并采用隔离介质13使得N型电场阻止层8与P型阱区12二者与金属集电极10之间相互绝缘。本发明在具备传统RC-IGBT器件特性的基础上，在正向导通时可以完全消除传统RC-IGBT固有的Snapback现象，并具有与传统RC-IGBT相似的损耗特性。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN103311287B
公开(公告)日：2015-06-24
申请号：CN201310076733.9
申请日：2013-03-11
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
Abstract: 一种具有系列P浮空埋层的RC-IGBT，属于半导体功率器件领域。本发明是在传统RC-IGBT基础上，通过增加P浮空层（10）（位于介质埋层（12）上方的N缓冲层（7）中）、介质埋层（12）（位于N集电区（8）和P集电区（9）之间）、系列P浮空埋层（11）（位于部分或全部N缓冲层（7）的表面或内部），正向导通时起到抑制甚至是消除Snapback现象的作用，反向恢复过程中，控制背部空穴的注入剂量，从而提高RC-IGBT的反向恢复特性。通过仿真验证证明，这种新型的RC-IGBT不但能彻底消除Snpaback现象，同时能够有很大的软度因子（S），避免反向恢复时发生的电压过冲，使得器件的综合性能大大提高。
-
公开(公告)号：CN102683403B
公开(公告)日：2015-05-27
申请号：CN201210123366.9
申请日：2012-04-24
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/06
CPC classification number: H01L29/7397
Abstract: 一种沟槽栅电荷存储型IGBT，属于功率半导体器件技术领域。本发明在传统的沟槽栅电荷存储型IGBT的基础上，在器件N型漂移区的上部引入一层P型埋层，通过P型埋层引入的附加PN结和电荷的电场调制作用，屏蔽了高掺杂N型电荷存储层对器件击穿电压的不利影响，从而使器件获得高的击穿电压。同时由于P型埋层对N型电荷存储层的电场屏蔽作用，本发明可采用较高的N型电荷存储层掺杂浓度，从而可增强器件N型漂移区内的电导调制并优化N型漂移区内的载流子分布，从而使器件获得更低的正向导通压降以及更好的正向导通压降和关断损耗的折中。本发明适用于从小功率到大功率的半导体功率器件和功率集成电路领域。
-
公开(公告)号：CN103165678B
公开(公告)日：2015-04-15
申请号：CN201310077827.8
申请日：2013-03-12
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种超结LDMOS器件，属于半导体功率器件领域。本发明在传统超结LDMOS器件的P型衬底中嵌入均匀分布的N+岛，并在有源区和衬底之间加入一层P型电场屏蔽埋层。其中N+岛（2）能通过增强体内电场来提高器件的纵向耐压，同时产生额外的电荷来消除衬底辅助耗尽效应，从而提高器件的击穿电压；P型电场屏蔽埋层（3）可屏蔽源端附近N+岛（2）产生的高电场，降低源区附近电场峰值，并且与N型缓冲层形成超结，加上本身的超结漂移区，使得器件具有多重超结结构，从而有效改善体内的电场分布，提高器件的击穿电压，并同时通过提高漂移区的掺杂浓度来降低器件的比导通电阻，最终达到有效减小器件面积、降低器件成本的目的。
-
Patent Agency Ranking
公开(公告)号：CN102832245B
公开(公告)日：2014-12-10
申请号：CN201110386133.3
申请日：2011-11-29
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种具有优化雪崩击穿电流路径的超结MOSFET器件，属于半导体功率器件技术领域。本发明在普通超结MOSFET器件的第二导电类型半导体掺杂柱区(8)中嵌入一个掺杂浓度更高的第二导电类型半导体掺杂岛区(7)，同时将金属化源极(1)做成槽型结构、并将第二导电类型半导体掺杂接触区(6)做在金属化源电极(1)两端的沟槽底部并靠近第二导电类型半导体掺杂岛区(7)。通过上述措施，能够有效改变超结MOSFET器件发生雪崩击穿时雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT的基区，从而避免寄生BJT的发射极正偏造成BJT开启，从而提高了器件可靠性。
-
公开(公告)号：CN102738214B
公开(公告)日：2014-06-18
申请号：CN201210187423.X
申请日：2012-06-08
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
Abstract: 一种能够有效防止电荷失衡的超结VDMOS器件，属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区（3）导电类型相反的柱区（4）中掺入深能级杂质（对N沟道器件，掺入施主杂质S、Se或Te；对于P沟道器件，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对柱区（4）掺杂浓度的贡献，不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于降低了柱区（4）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
-
公开(公告)号：CN102544084B
公开(公告)日：2014-02-12
申请号：CN201210068388.X
申请日：2012-03-15
Applicant: 电子科技大学 , 东莞电子科技大学电子信息工程研究院
IPC: H01L29/739 , H01L29/417
Abstract: 一种双阳极短接的IGBT器件，属于半导体功率器件技术领域。器件的阳极结构为双阳极短接结构，包括第一、第二P+空穴发射层、金属集电极和二氧化硅阻挡层；二氧化硅阻挡层位于第一P+空穴发射层背面；金属集电极位于第一P+空穴发射层侧面和第二P+空穴发射层下方，且与两个P+空穴发射层相接触；第二P+空穴发射层位于N-漂移区底部，与第一P+空穴发射层平行错开分布，第一、第二P+空穴发射层之间形成电子沟道。本发明通过对IGBT器件的阳极结构进行改进，提高了空穴的注入效率，优化了漂移区载流子浓度分布，加强了器件体内的电导调制能力，有效消除了NDR区，有效减少IGBT器件的关断损耗，最终实现了器件导通压降和关断损耗的一种优化折衷。
-
公开(公告)号：CN119543847A
公开(公告)日：2025-02-28
申请号：CN202411663574.7
申请日：2024-11-20
Applicant: 电子科技大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明涉及一种基于栅源非线性的超宽带高性能射频功率放大器，包括SMA输入连接线的一端接射频信号源；SMA输入连接线的另一端接输入匹配电路的输入端；输入匹配电路的输出端接栅源非线性控制电路的输入端；栅源非线性控制电路的输出端接功放管的栅极；栅极偏置电路并接在输入匹配电路的输出端和栅源非线性控制电路的输入端之间；功放管的漏极接调谐电路的输入端；调谐电路的输出端接输出基波与谐波匹配电路的输入端；漏极偏置电路并接在调谐电路的输出端和输出基波与谐波匹配电路的输入端之间；输出基波与谐波匹配电路的输出端接SMA输出连接线的一端；SMA输出连接线的另一端为射频信号输出端，本发明设计了超宽带/多倍频程高性能功放。
-
公开(公告)号：CN119208944A
公开(公告)日：2024-12-27
申请号：CN202411332400.2
申请日：2024-09-24
Applicant: 电子科技大学 , 电子科技大学重庆微电子产业技术研究院
Abstract: 本发明属于滤波器技术领域，具体涉及一种基于SISL的滤波器和双工器；包括：从上而下依次设置的五层介质基板，分别为sub1‑sub5；每层介质基板的上表面和下表面均覆盖有金属层，由上至下共G1‑G10十层金属层；介质基板sub1和介质基板sub2的边缘均切除两个或三个长方形部分，且介质基板sub1和介质基板sub2重合；五层介质基板以及十层金属层上均设有贯穿的金属通孔方形阵列，每层介质基板以及每层金属层的金属通孔方形阵列均重合；金属层G5上设置有与介质基板sub1边缘切除的长方形部分数量相同的GCPW过渡到T形馈电结构；本发明具有优秀带外抑制性能和较小的电路尺寸以及较宽的阻带范围。
-
-
-
-
-
-
-
-
-
Search Results
3081
records
(took 0.058 seconds)
