一种半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN117352459B

    公开(公告)日:2025-01-21

    申请号:CN202311226981.7

    申请日:2023-09-21

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,该方法包括:提供一衬底,衬底为晶圆;在衬底上形成有源结构,有源结构包括第一部分和第二部分;在有源结构上沉积半导体材料,以形成伪栅结构;在伪栅结构的第三部分的两侧形成第一晶体管的源结构和漏结构;对晶圆进行倒片,并去除衬底;在伪栅结构的第四部分的两侧形成第二晶体管的源结构和漏结构;刻蚀伪栅结构,以形成第一槽;在第一槽处分别形成第一晶体管的第一栅极结构和第二晶体管的第二栅极结构,第一栅极结构和第二栅极结构在垂直方向上自对准。

    存储器的制备方法、存储器、器件及设备

    公开(公告)号:CN119156000A

    公开(公告)日:2024-12-17

    申请号:CN202411136012.7

    申请日:2024-08-19

    Applicant: 北京大学

    Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备,方法包括:在衬底上形成依次堆叠的第一半导体结构、BL结构和第一有源结构,第一半导体结构的掺杂浓度与第一有源结构的掺杂浓度相同,BL结构的掺杂浓度与第一半导体结构的掺杂浓度不同;基于第一有源结构,形成第一存储器;对第一存储器进行倒片并去除衬底,以暴露第一半导体结构;在BL区域刻蚀第一半导体结构,形成第二有源结构;基于第二有源结构,形成第二存储器,第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。

    半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN118943019A

    公开(公告)日:2024-11-12

    申请号:CN202410992033.2

    申请日:2024-07-23

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,方法包括:在衬底上依次形成一对第一鳍状结构和一对第二鳍状结构;在第一区域沉积预设高度的金属材料,以形成正面电源轨结构;基于一对第一鳍状结构,形成正面晶体管;倒片并去除衬底;在第二区域沉积预设高度的金属材料,以形成金属层结构;去除位于第二端的两侧以及第一背面源漏区域中的第二端之间的金属层结构,以形成背面电源轨结构;对位于背面源漏区域中的第二鳍状结构进行鳍切处理,直至去除背面源漏区域中的第二鳍状结构,以形成一对第一凹槽、一对第二凹槽;基于一对第二鳍状结构,形成背面晶体管。通过本申请,可以提供一种电源轨结构在半导体结构内部引出的新型方案。

    倒装晶体管的封装连接方法、倒装晶体管、器件及设备

    公开(公告)号:CN118899259A

    公开(公告)日:2024-11-05

    申请号:CN202410980279.8

    申请日:2024-07-22

    Applicant: 北京大学

    Abstract: 本申请提供一种倒装晶体管的封装连接方法、倒装晶体管、器件及设备。该方法包括:在衬底上分别形成第一晶体管、第一金属互连层、第二晶体管以及第二金属互连层,第一金属互连层位于第一晶体管上,第二金属互连层位于第二晶体管上,第一晶体管与第二晶体管自对准,第一金属互连层包括第一金属线,第二金属互连层包括第二金属线;在形成第一金属互连层或第二金属互连层之后,在第一金属互连层上形成再布线RDL层,RDL层中的第三金属线的一端与第一金属线连接,第三金属线的另一端与导线结构连接;将第二金属线以及导线结构与电路板电连接。通过本申请的方法,可以实现倒装晶体管双面输入输出接口的引出。

    堆叠晶体管的制备方法、堆叠晶体管及半导体器件

    公开(公告)号:CN118748173A

    公开(公告)日:2024-10-08

    申请号:CN202410827201.2

    申请日:2024-06-25

    Applicant: 北京大学

    Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括:提供一半导体衬底;刻蚀半导体衬底以形成鳍状结构;鳍状结构包括第一部分和第二部分;基于第一部分,形成第一单扩散隔离结构、位于第一单扩散隔离结构的第一侧的第一晶体管以及位于第一单扩散隔离结构的第二侧的第二晶体管;倒片并去除半导体衬底;基于第二部分,形成第二单扩散隔离结构、位于第二单扩散隔离结构的第一侧的第三晶体管以及位于第二单扩散隔离结构的第二侧的第四晶体管;其中,第一单扩散隔离结构用于电学隔离第一晶体管和第二晶体管;第二单扩散隔离结构用于电学隔离第三晶体管和第四晶体管;第一单扩散隔离结构和第二单扩散隔离结构自对准。

    半导体结构的制备方法、以及半导体结构

    公开(公告)号:CN117116942B

    公开(公告)日:2024-10-01

    申请号:CN202310986859.3

    申请日:2023-08-07

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法、以及半导体结构。该方法包括:在衬底上形成有源结构,其中,有源结构至少包括第一部分和第二部分;基于有源结构的第一部分,形成第一晶体管,其中,有源结构的第一部分对应的第一有源区与衬底之间形成有隔离结构;对衬底所在的晶圆进行倒片处理;在隔离结构中形成通孔,以暴露有源结构的第一部分对应的第一有源区和/或第一接触金属;对通孔进行金属化处理;基于有源结构的第二部分,形成第二晶体管,其中,有源结构的第二部分对应的第二接触金属与第一有源区和/或第一接触金属通过通孔互连。通过本申请的方案,能够实现堆叠晶体管中上下层晶体管的源漏互连。

    底部介质隔离的制备方法、半导体结构、器件及电子设备

    公开(公告)号:CN117476466B

    公开(公告)日:2024-09-24

    申请号:CN202311452213.3

    申请日:2023-11-02

    Applicant: 北京大学

    Abstract: 本申请提供一种底部介质隔离的制备方法、半导体结构、器件及电子设备,该方法包括:在衬底上依次沉积牺牲层以及叠层,叠层由第一半导体材料层和第二半导体材料层交替层叠形成的;刻蚀牺牲层和叠层,以形成鳍状结构;在鳍状结构的两端,外延生长源极结构和漏极结构;刻蚀牺牲层,以在叠层、源极结构、漏极结构与衬底之间形成底层间隙;在底层间隙处填充隔离材料,以形成底部介质隔离层。本申请实施例提供的底部介质隔离的制备方法,可以改善源漏外延的生长质量,对沟道提供更好的应力。

    半导体器件的制备方法、半导体器件、存储器及电子设备

    公开(公告)号:CN118629957A

    公开(公告)日:2024-09-10

    申请号:CN202410757959.3

    申请日:2024-06-13

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体器件的制备方法、半导体器件、存储器及电子设备。所述方法包括:刻蚀衬底,形成至少一个有源结构;其中,有源结构包括第一有源部和第二有源部;基于第一有源部,形成第一半导体结构的第一晶体管;在第一晶体管上进行后道工艺处理,形成第一互连层,第一互连层内形成有至少一个存储结构;存储结构与第一晶体管的源漏金属结构连接;倒片并去除保留的衬底,以暴露第二有源部;基于第二有源部,形成第二半导体结构的第二晶体管;在第二晶体管上进行后道工艺处理,形成第二互连层;第二互连层内形成有至少一个存储结构,存储结构与第二晶体管的源漏金属结构连接。

    半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN118538671A

    公开(公告)日:2024-08-23

    申请号:CN202410787821.8

    申请日:2024-06-18

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,方法包括:提供一衬底;衬底包括在第一方向上依次堆叠设置的第一半导体材料层、牺牲层和第二半导体材料层;刻蚀第二半导体材料层和牺牲层,以形成鳍状结构和第一牺牲结构;鳍状结构的宽度在靠近第一半导体材料层的方向上逐渐加宽;基于第一鳍状结构,形成第一晶体管;倒片并去除第一半导体材料层;在形成第一晶体管之前,或在倒片并去除第一半导体材料层之后,刻蚀第一牺牲结构的至少一部分;基于刻蚀后的第一牺牲结构,刻蚀第二鳍状结构的一部分;刻蚀后的第二鳍状结构的宽度在靠近第一鳍状结构的方向上逐渐加宽;基于刻蚀后的第二鳍状结构,形成第二晶体管。

    半导体结构的制备方法、半导体结构、器件及电子设备

    公开(公告)号:CN118538668A

    公开(公告)日:2024-08-23

    申请号:CN202410759538.4

    申请日:2024-06-13

    Applicant: 北京大学

    Abstract: 本公开提供一种半导体结构的制备方法、半导体结构、器件及电子设备;该方法包括:在衬底上形成有源结构,有源结构包括制备第一晶体管的第一有源结构和制备第二晶体管的第二有源结构;基于有源结构,形成浅沟槽隔离层、第一源漏结构、第一层间介质层、第一源漏金属、第一金属互连层、第二源漏结构和第二层间介质层;基于第二层间介质层、浅沟槽隔离层和第一层间介质层,形成第一导电通道,并基于第二层间介质层和第二源漏结构,形成第二源漏金属;第一导电通道与第一源漏金属间隔设置;第一导电通道的一端连接第二源漏结构,另一端连接第一金属互连层。本公开通过第一导电通道提高半导体结构的布线灵活性。

Patent Agency Ranking