-
公开(公告)号：CN118824950A
公开(公告)日：2024-10-22
申请号：CN202410802610.7
申请日：2024-06-20
Applicant: 北京大学
IPC: H01L21/822 , H01L21/8238 , H01L27/06 , H01L27/092
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备，方法包括：在衬底上形成多个有源结构；多个有源结构对称设置在介质墙结构的两侧，有源结构包括第一有源结构和第二有源结构，介质墙结构包括第一介质墙结构和第二介质墙结构；基于多个第一有源结构，形成第一正面晶体管和第二正面晶体管；倒片并去除衬底；基于多个第二有源结构，形成第一背面晶体管和第二背面晶体管；其中，第一正面晶体管和第一背面晶体管在垂直于有源区的方向上自对准，第二正面晶体管和第二背面晶体管在垂直于有源区的方向上自对准。通过本申请，可以提高半导体结构的集成密度。
-
公开(公告)号：CN118538675A
公开(公告)日：2024-08-23
申请号：CN202410609235.4
申请日：2024-05-16
Applicant: 北京大学
IPC: H01L21/8238 , H01L27/092
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管及半导体器件。方法包括：在半导体衬底上形成第一牺牲层和位于第一牺牲层之上的有源结构；有源结构包括：第一有源结构和第二有源结构；在半导体衬底上沉积氧化物材料，以形成浅沟槽隔离结构；浅沟槽隔离结构包裹第二有源结构和第一牺牲层，第一有源结构暴露于浅沟槽隔离结构之外；基于第一有源结构，形成第一晶体管；倒片并去除半导体衬底，以暴露浅沟槽隔离结构和第一牺牲层；去除第一牺牲层，并在被去除的第一牺牲层的位置处形成硬掩模结构；以硬掩模结构为硬掩模，减薄浅沟槽隔离结构，以使第二有源结构暴露于浅沟槽隔离结构之外；去除硬掩模结构之后，基于第二有源结构，形成第二晶体管。
-
公开(公告)号：CN117293090B
公开(公告)日：2024-08-09
申请号：CN202311226797.2
申请日：2023-09-21
Applicant: 北京大学
IPC: H01L21/8238 , H01L21/8234 , H01L27/088 , H01L27/092 , H05K1/18 , B82Y10/00
Abstract: 本申请提供一种自对准晶体管的制备方法、自对准晶体管、器件及设备，该方法包括：在衬底的沟道区上形成硬掩模和侧墙结构；基于硬掩模和侧墙结构，刻蚀衬底，以形成第一半导体结构；去除硬掩模，并刻蚀第一半导体结构以及衬底，以形成第一有源结构和第二有源结构；第一有源结构包括与侧墙结构对应的至少两个鳍片；在第一有源结构两端的有源区外延生长第一源极结构或第一漏极结构，以形成第一晶体管，第一晶体管为鳍型场效应晶体管；对衬底进行倒片，并去除衬底，以暴露第二有源结构；在第二有源结构两端的有源区外延生长第二源极结构或第二漏极结构，以形成第二晶体管，第二晶体管为纳米片场效应晶体管或平面晶体管。
-
公开(公告)号：CN117316770B
公开(公告)日：2024-07-12
申请号：CN202311317907.6
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78
Abstract: 本申请提供一种半导体结构的制备方法及半导体结构，该制备方法包括：形成沟道；在沟道的侧壁形成牺牲栅极结构；其中，牺牲栅极结构包括栅介质层和牺牲栅极，栅介质层位于沟道和牺牲栅极之间；形成与沟道的顶部连接的第一掺杂区；形成与沟道的底部连接的第二掺杂区；其中，牺牲栅极结构位于第一掺杂区和第二掺杂区之间；在形成第二掺杂区之后，去除牺牲栅极，并在牺牲栅极去除的位置形成栅极。
-
公开(公告)号：CN118116930A
公开(公告)日：2024-05-31
申请号：CN202410165142.7
申请日：2024-02-05
Applicant: 北京大学
IPC: H01L27/092 , H01L23/50 , H01L23/52 , H01L21/8238
Abstract: 本申请提供一种半导体器件及其制备方法。该半导体器件包括：堆叠晶体管，堆叠晶体管包括由上至下堆叠的第一晶体管和第二晶体管；电源轨结构，电源轨结构包括第一电源轨和第二电源轨，第一电源轨位于堆叠晶体管之上且耦接第一晶体管的源极，第一电源轨被配置为提供第一电压，第二电源轨位于堆叠晶体管之下且耦接第二晶体管的源极，第二电源轨被配置为提供第二电压；其中，第二电压和第一电压不同；第二电源轨的正投影和第一电源轨的正投影基本重叠。
-
Patent Agency Ranking
公开(公告)号：CN117476640B
公开(公告)日：2024-05-17
申请号：CN202311295787.4
申请日：2023-10-08
Applicant: 北京大学
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在衬底上形成第一层叠结构和第二层叠结构，其中，第一层叠结构用于形成第一晶体管，第二层叠结构用于形成第二晶体管，第一层叠结构和第二层叠结构与衬底之间均形成有第一牺牲层；去除第一牺牲层位于第二层叠结构和衬底之间的部分，以在第二层叠结构和衬底之间形成间隙；在间隙内形成BDI层；形成第一晶体管的第一外延结构和第二外延结构、以及第二晶体管的第三外延结构，其中，第一外延结构和第二外延结构构成第一晶体管的源极和/或漏极，第三外延结构构成第二晶体管的源极和/或漏极，BDI层介于第三外延结构和衬底之间。通过本申请，同时了提供BDI层以及ESD保护。
-
公开(公告)号：CN118039568A
公开(公告)日：2024-05-14
申请号：CN202410034012.X
申请日：2024-01-09
Applicant: 北京大学
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请提供一种半导体结构的制备方法、半导体结构及半导体器件，上述方法包括：提供一衬底，并刻蚀衬底形成有源结构；有源结构包括第一端和第二端，有源结构的第一端相比于有源结构的第二端远离衬底；在衬底的第一区域上形成第一材料层；在第一材料层上，形成横跨有源结构的第一伪栅结构；对半导体结构进行倒片，并去除衬底，以暴露有源结构的第二端和第一材料层；使用第一材料层作为刻蚀掩膜，对半导体结构进行刻蚀，直至达到预设高度；在半导体结构上沉积半导体材料，形成第二伪栅结构；刻蚀第二伪栅结构，直至暴露源漏区域的有源结构，以形成第三伪栅结构；去除第一伪栅结构和第三伪栅结构，分别形成第一栅极结构和第二栅极结构。
-
公开(公告)号：CN118036008A
公开(公告)日：2024-05-14
申请号：CN202410446322.2
申请日：2024-04-15
Applicant: 北京大学
Abstract: 本发明提供了一种恶意文件伪装检测方法。该方法包括：在进行恶意文件防护时，利用规则库匹配、小模型相似度匹配和大模型相似度匹配对至少一个待检测文件依次进行第一检测、第二检测和第三检测；基于所述第一检测的结果和/或所述第二检测的结果和/或所述第三检测的结果，对所述至少一个待检测文件进行恶意文件伪装的判断，由此，通过规则库匹配到小模型相似度匹配到大模型相似度匹配的精准链路，逐级筛查，提高检出效率。
-
公开(公告)号：CN117995776A
公开(公告)日：2024-05-07
申请号：CN202410057642.9
申请日：2024-01-15
Applicant: 北京大学
IPC: H01L21/8234 , H01L29/06 , H01L23/538 , H01L27/088
Abstract: 本申请提供一种堆叠晶体管的制备方法、堆叠晶体管、器件及设备，该方法包括：提供一衬底；依次刻蚀顶部衬底、中间牺牲层和底部衬底，以形成有源结构，有源结构包括第一有源结构和第二有源结构，刻蚀后的中间牺牲层位于第一有源结构和第二有源结构之间；形成间隔设置在第一有源结构表面的第一伪栅结构和包裹第二有源结构的第一浅槽隔离结构；去除刻蚀后的中间牺牲层，以形成第一间隙；在第一间隙中填充绝缘材料，以形成中间介质隔离层，中间介质隔离层用于隔离第一有源结构和第二有源结构；基于第一有源结构和第二有源结构形成第一晶体管和第二晶体管。通过本申请，可以实现第一有源结构和第二有源结构之间的电学隔离。
-
公开(公告)号：CN117316770A
公开(公告)日：2023-12-29
申请号：CN202311317907.6
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78
Abstract: 本申请提供一种半导体结构的制备方法及半导体结构，该制备方法包括：形成沟道；在沟道的侧壁形成牺牲栅极结构；其中，牺牲栅极结构包括栅介质层和牺牲栅极，栅介质层位于沟道和牺牲栅极之间；形成与沟道的顶部连接的第一掺杂区；形成与沟道的底部连接的第二掺杂区；其中，牺牲栅极结构位于第一掺杂区和第二掺杂区之间；在形成第二掺杂区之后，去除牺牲栅极，并在牺牲栅极去除的位置形成栅极。
-
-
-
-
-
-
-
-
-
Search Results
224
records
(took 0.026 seconds)
