-
公开(公告)号：CN112448692A
公开(公告)日：2021-03-05
申请号：CN202010875675.6
申请日：2020-08-27
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
Abstract: 本发明提供振动器件、电子设备以及移动体，能够实现小型化、特别是薄型化。振动器件具有：第1基板，其具有第1面和位于所述第1面的相反侧的第2面、以及配置于所述第1面和所述第2面中的至少一方的第1集成电路；第2基板，其具有与所述第2面接合的第3面、位于所述第3面的相反侧的第4面、在所述第3面开口的凹部、以及配置于所述第4面的第2集成电路；以及振动元件，其收纳在所述凹部的开口被所述第1基板封闭而形成的空间内。
-
公开(公告)号：CN110875726A
公开(公告)日：2020-03-10
申请号：CN201910801039.6
申请日：2019-08-28
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
Abstract: 提供振动器件以及电子设备，该振动器件具有：半导体基板；振动元件，其具有振动片和激励电极，所述激励电极的一部分配置在所述振动片的所述半导体基板侧，所述振动元件搭载在所述半导体基板的一个主面侧；盖体，其与所述半导体基板的所述一个主面侧的围绕所述振动元件的部分接合；以及绝缘膜，其配置在所述半导体基板的所述一个主面侧，所述绝缘膜在俯视观察时与所述激励电极的所述一部分重叠地配置，且未配置在所述半导体基板与所述盖体的接合部分。
-
公开(公告)号：CN101252077A
公开(公告)日：2008-08-27
申请号：CN200710194431.6
申请日：2007-10-31
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
IPC: H01L21/00 , H01L21/20 , H01L21/306 , H01L21/316 , H01L21/336 , H01L21/762 , H01L21/84 , H01L27/12 , H01L29/786
Abstract: 提供一种能够防止在从上下方向分别生长的热氧化膜的彼此间的交界面残留间隙的半导体装置的制造方法及半导体装置。在Si基板(1)上成膜SiGe层/Si层(13)/SiGe层，形成支撑体用的沟槽。接着，在Si基板(1)上方的整个面上形成支撑体膜，对其进行干蚀刻，形成支撑体(22)。然后，干蚀刻从支撑体(22)下露出的SiGe层/Si层(13)/SiGe层，形成使SiGe层的侧面露出的沟槽(h2)。在此状态下，利用氟硝酸溶液蚀刻SiGe层时，以由支撑体(22)支撑Si层(13)的形式，在Si层(13)的上下分别形成空洞部(25)、(27)。此后，热氧化Si基板(1)，在空洞部(25)、(27)内分别形成热氧化膜。
-
公开(公告)号：CN112448692B
公开(公告)日：2023-08-04
申请号：CN202010875675.6
申请日：2020-08-27
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
Abstract: 本发明提供振动器件、电子设备以及移动体，能够实现小型化、特别是薄型化。振动器件具有：第1基板，其具有第1面和位于所述第1面的相反侧的第2面、以及配置于所述第1面和所述第2面中的至少一方的第1集成电路；第2基板，其具有与所述第2面接合的第3面、位于所述第3面的相反侧的第4面、在所述第3面开口的凹部、以及配置于所述第4面的第2集成电路；以及振动元件，其收纳在所述凹部的开口被所述第1基板封闭而形成的空间内。
-
-
Patent Agency Ranking
-
公开(公告)号：CN103569940A
公开(公告)日：2014-02-12
申请号：CN201310331547.5
申请日：2013-08-01
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
CPC classification number: H02N1/006 , B81B3/0086 , B81B7/0006 , B81B7/0032 , B81B2201/0271 , B81B2203/04 , B81C1/00 , Y10T29/49117
Abstract: 本发明提供MEMS元件、电子设备以及MEMS元件的制造方法，抑制了MEMS结构体的尺寸精度的变动，特性偏差小。作为解决手段，MEMS元件（100）是具有MEMS振子（3）的MEMS元件，该MEMS振子（3）构成为包含在层叠于晶片基板（1）的主面上的第1基底部（氮化膜12）上层叠形成的多个MEMS结构部（13e、13h、14e、14h），其中，MEMS结构部覆盖形成在氮化膜（12）上的、使层叠有氮化膜（12）的第2基底部（第1氧化膜11）露出的开口部（50）而层叠在第1氧化膜（11）和氮化膜（12）上。
-
公开(公告)号：CN101471247A
公开(公告)日：2009-07-01
申请号：CN200810184717.0
申请日：2008-12-29
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
IPC: H01L21/20 , H01L21/336 , H01L21/762 , H01L21/84 , H01L29/786 , H01L27/12
CPC classification number: H01L21/823878 , H01L21/823807 , H01L29/66575 , H01L29/66651 , H01L29/78 , H01L29/7846
Abstract: 本发明提供一种可以实现提高了多数载流子的迁移率的SBSI器件的半导体装置的制造方法及半导体装置。该制造方法包含：在Si基板(1)上形成SiGe层的工序、在SiGe上形成Si层(5)的工序、对Si层(5)及SiGe层进行蚀刻而形成贯通Si层(5)及SiGe层的支承体孔的工序、在支承体孔形成支承体(11、12)的工序、对上述Si层(5)进行蚀刻而形成使SiGe层露出的槽(H1、H2)的工序、通过经由槽(H1、H2)对SiGe层进行蚀刻而在Si层(5)和Si基板之间形成空洞部的工序、在空洞部形成SiO2膜(23)的工序、在槽(H1、H2)内形成具有拉伸应力的埋入膜(31)的工序。支承体(11)使用具有拉伸应力的绝缘膜，支承体(12)使用具有压缩应力的绝缘膜。
-
公开(公告)号：CN118412323A
公开(公告)日：2024-07-30
申请号：CN202410122738.9
申请日：2024-01-29
Applicant: 精工爱普生株式会社
Inventor： 松泽勇介
IPC: H01L21/768
Abstract: 半导体装置以及振动器件，能够减少有机绝缘层的膜厚变薄的情况。半导体装置具备：半导体基板，其包括第一面以及第二面，形成有第一贯通孔；第一绝缘层，其配置于第一面，包括第三面以及第四面，在与第一贯通孔重叠的位置形成有第二贯通孔；第二绝缘层，其配置于第二面，在与第一贯通孔重叠的位置形成有第一开口部；第一导电层，其通过第一开口部从第二绝缘层露出；有机绝缘层，其配置于第四面、第二贯通孔的侧面、第一贯通孔的侧面、第一开口部的侧面以及第一导电层的表面，形成有与第一开口部重叠的第二开口部；以及第二导电层，配置于有机绝缘层的表面以及第一导电层的表面，第二贯通孔的侧面是第一锥面。
-
公开(公告)号：CN117316865A
公开(公告)日：2023-12-29
申请号：CN202310760562.5
申请日：2023-06-26
Applicant: 精工爱普生株式会社
IPC: H01L21/768 , H01L21/311 , H01L21/3205
Abstract: 本发明提供半导体装置的制造方法，使电极焊盘与贯通电极的电连接稳定，提高半导体装置的成品率。在半导体装置的制造方法中，形成从半导体基板的第一面贯通至第二面的第一贯通孔，在半导体基板的第一面以及第一贯通孔的侧面形成第二绝缘膜，从半导体基板的第一面一直到第一贯通孔的侧面的靠第一面侧的端部，在第二绝缘膜的表面配置抗蚀剂，将抗蚀剂作为掩模对第二绝缘膜进行湿式蚀刻，利用有机绝缘膜覆盖半导体基板的第一面以及第一贯通孔的侧面，在有机绝缘膜的表面形成第二导电膜。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.023 seconds)
