-
公开(公告)号：CN118409987A
公开(公告)日：2024-07-30
申请号：CN202410407101.4
申请日：2024-04-07
Applicant: 电子科技大学
Abstract: 本发明是一种集成预加重和辅助预加重的自调节VML驱动电路，主要应用于高速通信系统中，能够有效提升高速串行数据传输的性能和信号完整性。该电路针对高速通信过程中常见的信号衰减和码间干扰问题，通过采用自偏置差分放大器和负反馈技术，实现自动工作点调整和信号稳定输出。该电路通过集成的预加重电路，对串行数据信号的边沿部分进行增强，以补偿传输线上的高频损耗。辅助预加重电路则进一步根据信号的特定需求调整和优化信号传输质量，以适应更复杂或更严苛的传输条件。通过自适应控制电路，该电路能够根据输出差分信号的检测结果和内置自偏置模块产生的控制电压自动调整预加重电流的大小，实现预加重的动态调节。本发明的设计不仅提高了信号传输的可靠性和适应性，而且优化了高速串行通信的整体性能，在高速通信和数字信号处理领域中具有广泛的应用前景。
-
公开(公告)号：CN111935036A
公开(公告)日：2020-11-13
申请号：CN202010360206.0
申请日：2020-04-30
Applicant: 电子科技大学
IPC: H04L12/951 , H04L12/861 , H04L12/879
Abstract: 本发明公开一种光纤通道交换机中数据帧切分与重组的实现方法，包括：一种基于FIFO的帧切分实现方法，用于将输入至交换机的帧切分为定长信元；一种具有预取功能的基于动态存储虚拟输入队列的帧重组实现方法，用于将经过交换机中数据交换模块转发的信元重组为帧并输出。其中，帧切分的实现包括：接收缓存、帧切分控制模块、信元生成控制模块。该帧切分实现方法具有延迟低、抖动小、易于实现缓存到缓存流量控制等优点。帧重组的实现包括：虚拟输入队列、帧信息FIFO、预取FIFO、帧重组控制模块和帧预取控制模块。该帧重组实现方法具有存储资源占用少、存储资源利用率高、可消除数据读取延迟等优点。
-
公开(公告)号：CN111914501A
公开(公告)日：2020-11-10
申请号：CN202010379613.6
申请日：2020-05-07
Applicant: 电子科技大学
IPC: G06F30/33
Abstract: 一种基于UVM验证方法学的FeRAM(铁电存储器)接口验证平台的实现方法，其特征在于采用UVM验证方法学搭建验证平台验证FeRAM接口功能，使其成功连接AHB总线和FeRAM铁电存储器。所述的验证平台包括测试用例testcase、验证环境env、数据对比checker、参考模型referencemodel、模仿AHB总线的agent、模仿FeRAM的agent等。本发明采用UVM验证方法学的思想，利用SystemVerilog语言搭建验证平台。通过AHB方向发送不同的有针对性的sequence测试整个验证平台的各种功能,与此同时覆盖率组件会收集覆盖率的情况，接口断言自动检查时序，checker自动对比数据，从而保证设计功能的正确且完备。该平台为FeRAM作为IP设计嵌入集成电路中提供了一种有效的验证手段，具有高效、方便的特点。
-
公开(公告)号：CN111913740A
公开(公告)日：2020-11-10
申请号：CN202010375612.4
申请日：2020-05-07
Applicant: 电子科技大学
Abstract: 本申请提供了一种基于FPGA的RISC-V处理器上的实时操作系统移植方法，其中，所述实时操作系统为开源FreeRTOS。基于FreeRTOS的源码编写例程，在一个基于FPGA的RISC-V处理器上，以上传所述例程的方式，实现了FreeRTOS的移植，提高了RISC-V处理器处理任务时的效率，方便了设计者对RISC-V处理器的应用程序的开发，丰富了FreeRTOS的可移植性。
-
公开(公告)号：CN111836024A
公开(公告)日：2020-10-27
申请号：CN202010360198.X
申请日：2020-04-30
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于视频传输的混合网络设计方法，在SOC上硬件为视频传输、光纤通道帧传输、以太网通信提供通路，软件部分为指令分析、图象帧拆解、整合、数据搬移提供处理程序。以太网通信系统向节点发送指令信息来实现PC对节点的指令控制，而使用光纤通道系统进行节点之间大量的数据传输来实现数据的高效传输，结合了以太网系统成本低廉、技术成熟、通用性强与光纤通道系统传输速率高、可以映射多种不同上层协议的优点。另外在以太网的协议栈移植中，对以太网帧的轮询检测进行了定时，减少了以太网通信对CPU的占用率。
-
Patent Agency Ranking
公开(公告)号：CN107640740B
公开(公告)日：2019-12-27
申请号：CN201710834957.X
申请日：2017-09-15
Applicant: 电子科技大学
IPC: B81C1/00
Abstract: 一种复合固支梁的制备方法，属于微机电系统技术领域。本发明提出了一种基于“金‑石墨烯‑金”三层复合材料形成的固支梁结构。本发明复合固支梁的制作工艺简单、成本低廉、操作可控性强，且兼具易于与CMOS电路集成的优势；运用本发明复合固支梁作为微机电系统开关，由于其相比石墨烯梁具有较小的杨氏模量和弹性系数，因而能够降低开关的驱动电压；同时，由于其相比传统金属梁具有高机械强度，因此能够解决其作为开关的可靠性问题，进而有利于其作为MEMS开关的商业化发展。
-
公开(公告)号：CN110120902A
公开(公告)日：2019-08-13
申请号：CN201910229843.1
申请日：2019-03-25
Applicant: 电子科技大学
Abstract: 本发明属于物联网和计算机领域，设计了一种智能家居系统的消息通知系统。具体来说，是Android手机客户端抓取Android手机操作系统中的消息提醒，并对其内容进行解析，针对设定向网关发送蓝牙数据，网关根据接收到的信号数据，向对应的ZigBee终端发送控制信息，并驱动LED灯向用户发出通知信号。其中硬件部分由ZigBee传感器网络单元、ARM处理器单元、以及蓝牙传感器、LED驱动模块组成。软件部分包含基于ARM 11移植的Linux操作系统，以及Android手机客户端。本发明通过以上技术方案，利用智能家居系统中的照明系统，为用户提供了一种新型的消息通知方式。
-
公开(公告)号：CN110110355A
公开(公告)日：2019-08-09
申请号：CN201910225854.2
申请日：2019-03-25
Applicant: 电子科技大学
Abstract: 本发明属于SoC芯片验证技术领域，具体为一种基于FPGA的原型验证平台装置。FPGA是现在常用的数字系统设计平台，其最大的优势在于FPGA可以不用改变硬件电路，完全由用户使用软件对FPGA芯片进行动态配置，实现特定的功能，而且可以重复擦写使用。将FPGA作为数字设计的硬件平台，用户可以将硬件设计和软件设计结合起来，可以及时的修改设计中的错误，相比较于ASIC设计极大的减小了芯片设计的试错成本，提供了设计的灵活性，从而极大的缩短了设计周期。将FPGA作为MC-SoC系统的硬件载体，可以达到与实际芯片相当的工作速度，极大的提高仿真速度，可以弥补单纯的软件仿真工作的速度缺陷，帮助设计者尽快发现设计电路中存在的错误。
-
公开(公告)号：CN109684657A
公开(公告)日：2019-04-26
申请号：CN201811314736.0
申请日：2018-11-06
Applicant: 电子科技大学
IPC: G06F17/50
CPC classification number: G06F17/5072
Abstract: 本发明公开了一种基于Cortex-M3处理的SoC存储器布局方法。Cortex-M3处理器与传统ARM处理器有很大差别，有ICode、DCode、System三条总线接口。根据其特点，设计了合理的SoC存储器布局。其中，硬件上SoC存储器布局设计主要包括：Code bus上ROM；Code bus上Flash；Code bus上SRAM；System bus上SRAM，软件上对应的时分散加载文件设计。Code bus上的SRAM可以使CM3从SRAM中而不是Flash中取指令，因此基于宏力0.13um Eflash工艺流片情况下，可使专用SoC系统达到最大性能。
-
公开(公告)号：CN103699726B
公开(公告)日：2017-01-11
申请号：CN201310687989.3
申请日：2013-12-17
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于FPGA的通用的仿效ADC的方法及装置。其中，本发明提供的方法包括：基于FPGA，采用VHDL硬件描述语言编写RTL级代码进行模块化设计，产生ADC的数字输出端的信号及其时序，对ADC进行仿效。本发明提供的装置，包括：用于对仿效ADC的配置寄存器进行读写操作的串行外设接口模块；用于根据仿效ADC的测试模式及参数，产生并输出测试模式的输出数据的测试模式模块；用于模拟ADC的数字输出端的信号的特定时序的时序模拟模块。该装置能模仿ADC的实际工作情况，能和真实系统直接相连，为数字类处理或控制系统提供早期、离线的模拟环境，为项目的开发以及测试提供方便，从而有效减少了项目开发时间。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.024 seconds)
