公开(公告)号：CN103699726B

公开(公告)日：2017-01-11

申请号：CN201310687989.3

申请日：2013-12-17

Applicant: 电子科技大学

Inventor： 王忆文 ,  王龙 ,  李辉 ,  李平 ,  许芮铭

IPC: G06F17/50 ,  H03M1/10

Abstract: 本发明公开了一种基于FPGA的通用的仿效ADC的方法及装置。其中，本发明提供的方法包括：基于FPGA，采用VHDL硬件描述语言编写RTL级代码进行模块化设计，产生ADC的数字输出端的信号及其时序，对ADC进行仿效。本发明提供的装置，包括：用于对仿效ADC的配置寄存器进行读写操作的串行外设接口模块；用于根据仿效ADC的测试模式及参数，产生并输出测试模式的输出数据的测试模式模块；用于模拟ADC的数字输出端的信号的特定时序的时序模拟模块。该装置能模仿ADC的实际工作情况，能和真实系统直接相连，为数字类处理或控制系统提供早期、离线的模拟环境，为项目的开发以及测试提供方便，从而有效减少了项目开发时间。

公开(公告)号：CN103699726A

公开(公告)日：2014-04-02

申请号：CN201310687989.3

申请日：2013-12-17

Applicant: 电子科技大学

Inventor： 王忆文 ,  王龙 ,  李辉 ,  李平 ,  许芮铭

IPC: G06F17/50 ,  H03M1/10

Abstract: 本发明公开了一种基于FPGA的通用的仿效ADC的方法及装置。其中，本发明提供的方法包括：基于FPGA，采用VHDL硬件描述语言编写RTL级代码进行模块化设计，产生ADC的数字输出端的信号及其时序，对ADC进行仿效。本发明提供的装置，包括：用于对仿效ADC的配置寄存器进行读写操作的串行外设接口模块；用于根据仿效ADC的测试模式及参数，产生并输出测试模式的输出数据的测试模式模块；用于模拟ADC的数字输出端的信号的特定时序的时序模拟模块。该装置能模仿ADC的实际工作情况，能和真实系统直接相连，为数字类处理或控制系统提供早期、离线的模拟环境，为项目的开发以及测试提供方便，从而有效减少了项目开发时间。