-
公开(公告)号：CN103229291B
公开(公告)日：2015-11-25
申请号：CN201080070396.7
申请日：2010-11-29
Applicant: 瑞萨电子株式会社
IPC: H01L21/822 , H01L27/04
CPC classification number: H03B5/24 , H01L23/3107 , H01L23/5228 , H01L24/05 , H01L24/06 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L27/0629 , H01L28/20 , H01L28/24 , H01L2224/05554 , H01L2224/06179 , H01L2224/32245 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2924/01015 , H01L2924/07802 , H01L2924/14 , H01L2924/181 , H03L7/24 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 将具有利用了基准电阻的振荡电路的半导体芯片(CP1)树脂封固而形成半导体器件。振荡电路利用基准电阻生成基准电流，根据该基准电流和振荡部的振荡频率生成电压，振荡部以与所生成的电压相应的频率进行振荡。在由半导体芯片(CP1)的主面的第1边(S1、S2、S3、S4)、连接第1边的一端与半导体芯片的主面的中心(CT1)而成的第1线(42、43、44、45)、连接第1边的另一端与半导体芯片的主面的中心而成的第2线(42、43、44、45)所包围的第1区域(RG1、RG2、RG3、RG4)内，通过在垂直于第1边的第1方向(Y)上延伸的多个电阻体形成基准电阻。
-
公开(公告)号：CN105841603B
公开(公告)日：2020-11-10
申请号：CN201610036818.8
申请日：2016-01-20
Applicant: 瑞萨电子株式会社
IPC: G01B7/30
Abstract: 本发明涉及一种半导体器件，在该半导体器件中，将正弦波信号输入到第一输入部，并且将余弦波信号输入到第二输入部。多路复用器交替选择正弦波信号和余弦波信号中的一个。模数转换器将多路复用器的输出信号转换成数字值。切换电路耦合在第一和第二输入部中的至少一个与多路复用器之间。为了减小由A/D转换器的非线性误差引起的角度确定误差，切换电路被配置为能反转输入的正弦波信号或输入的余弦波信号。
-
公开(公告)号：CN105841603A
公开(公告)日：2016-08-10
申请号：CN201610036818.8
申请日：2016-01-20
Applicant: 瑞萨电子株式会社
IPC: G01B7/30
Abstract: 本发明涉及一种半导体器件，在该半导体器件中，将正弦波信号输入到第一输入部，并且将余弦波信号输入到第二输入部。多路复用器交替选择正弦波信号和余弦波信号中的一个。模数转换器将多路复用器的输出信号转换成数字值。切换电路耦合在第一和第二输入部中的至少一个与多路复用器之间。为了减小由A/D转换器的非线性误差引起的角度确定误差，切换电路被配置为能反转输入的正弦波信号或输入的余弦波信号。
-
公开(公告)号：CN105185781A
公开(公告)日：2015-12-23
申请号：CN201510660740.2
申请日：2010-11-29
Applicant: 瑞萨电子株式会社
IPC: H01L27/04 , H01L21/822
CPC classification number: H03B5/24 , H01L23/3107 , H01L23/5228 , H01L24/05 , H01L24/06 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L27/0629 , H01L28/20 , H01L28/24 , H01L2224/05554 , H01L2224/06179 , H01L2224/32245 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2924/01015 , H01L2924/07802 , H01L2924/14 , H01L2924/181 , H03L7/24 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 将具有利用了基准电阻的振荡电路的半导体芯片(CP1)树脂封固而形成半导体器件。振荡电路利用基准电阻生成基准电流，根据该基准电流和振荡部的振荡频率生成电压，振荡部以与所生成的电压相应的频率进行振荡。在由半导体芯片(CP1)的主面的第1边(S1、S2、S3、S4)、连接第1边的一端与半导体芯片的主面的中心(CT1)而成的第1线(42、43、44、45)、连接第1边的另一端与半导体芯片的主面的中心而成的第2线(42、43、44、45)所包围的第1区域(RG1、RG2、RG3、RG4)内，通过在垂直于第1边的第1方向(Y)上延伸的多个电阻体形成基准电阻。
-
公开(公告)号：CN116936563A
公开(公告)日：2023-10-24
申请号：CN202310151804.0
申请日：2023-02-22
Applicant: 瑞萨电子株式会社
IPC: H01L27/01 , H01L23/522 , H10N97/00 , H01C7/00
Abstract: 一种半导体器件包括被布置在层间介电膜上的多个电阻膜。多个电阻膜中的每一个在平面图中在第一方向上延伸。多个电阻膜在平面图中被布置成在与第一方向正交的第二方向上间隔开。多个电阻膜被划分成第一组、第二组和第三组。第一组在第二方向上位于第二组与第三组之间。属于第二组的多个第二电阻膜的每一个的第二宽度变化量和属于第三组的多个第三电阻膜的每一个的第三宽度变化量大于属于第一组的多个第一电阻膜中的每一个的第一宽度变化量。
-
Patent Agency Ranking
公开(公告)号：CN107171668B
公开(公告)日：2022-07-22
申请号：CN201710102441.6
申请日：2017-02-24
Applicant: 瑞萨电子株式会社
IPC: H03M1/26
Abstract: 本发明涉及一种半导体装置。根据本发明的半导体装置具有电容DAC(数模转换器)电路以及比较器。所述电容DAC电路包括：第一电容器，向其给予输入信号并且第一电容器中每个电容器均具有对应于待转换的位的权重的电容值；以及第二电容器，向其给予公共电压并且其电容值之和与所述第一电容器的电容值相等。进一步，所述第二电容器包括：冗余位电容器，其具有对应于冗余位的权重的电容值；以及调整电容器，调整电容器中每个电容器均具有通过从所述第二电容器的电容值之和中减去所述冗余位电容器的电容值所得的电容值。
-
公开(公告)号：CN104167996B
公开(公告)日：2018-06-15
申请号：CN201410204362.2
申请日：2014-05-14
Applicant: 瑞萨电子株式会社
CPC classification number: H03F3/2171 , H03F3/005 , H03F3/393 , H03F3/45179 , H03F3/45192 , H03F3/45762 , H03F3/45946 , H03F2200/264 , H03F2200/271 , H03F2200/375 , H03F2200/408 , H03F2200/411 , H03F2200/81 , H03F2203/45012 , H03F2203/45028 , H03F2203/45116 , H03F2203/45136 , H03F2203/45138 , H03F2203/45174 , H03F2203/45212 , H03F2203/45512 , H03F2203/45528 , H03F2203/45558 , H03F2203/45594 , H03F2203/45601 , H03F2203/45604 , H03F2203/45631 , H03F2203/45632 , H03F2203/45634 , H03F2203/45641 , H03F2203/45681 , H03F2203/45698 , H03F2203/45726
Abstract: 本发明提供了一种信号处理电路、分解器数字转换器和多路径嵌套镜像放大器，该信号处理电路包括：斩波放大器，其具有放大差分输入信号Vsp(t)和Vsm(t)的差分放大器电路；以及加法器电路，其通过将斩波放大器生成的斩波器输出信号Vsub(t)相加来生成相加信号Vfil(t)。针对每个第一相位时段和第二相位时段而互换向差分放大器电路中输入的差分信号，并且加法器电路通过将在第一相位时段中和在第二相位时段中的斩波器输出信号相加来生成相加信号。
-
公开(公告)号：CN105185781B
公开(公告)日：2018-06-22
申请号：CN201510660740.2
申请日：2010-11-29
Applicant: 瑞萨电子株式会社
IPC: H01L27/04 , H01L21/822
CPC classification number: H03B5/24 , H01L23/3107 , H01L23/5228 , H01L24/05 , H01L24/06 , H01L24/32 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L27/0629 , H01L28/20 , H01L28/24 , H01L2224/05554 , H01L2224/06179 , H01L2224/32245 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48247 , H01L2224/49171 , H01L2224/73265 , H01L2924/01015 , H01L2924/07802 , H01L2924/14 , H01L2924/181 , H03L7/24 , H01L2924/00012 , H01L2924/00 , H01L2924/00014
Abstract: 将具有利用了基准电阻的振荡电路的半导体芯片(CP1)树脂封固而形成半导体器件。振荡电路利用基准电阻生成基准电流，根据该基准电流和振荡部的振荡频率生成电压，振荡部以与所生成的电压相应的频率进行振荡。在由半导体芯片(CP1)的主面的第1边(S1、S2、S3、S4)、连接第1边的一端与半导体芯片的主面的中心(CT1)而成的第1线(42、43、44、45)、连接第1边的另一端与半导体芯片的主面的中心而成的第2线(42、43、44、45)所包围的第1区域(RG1、RG2、RG3、RG4)内，通过在垂直于第1边的第1方向(Y)上延伸的多个电阻体形成基准电阻。
-
公开(公告)号：CN107171668A
公开(公告)日：2017-09-15
申请号：CN201710102441.6
申请日：2017-02-24
Applicant: 瑞萨电子株式会社
IPC: H03M1/26
CPC classification number: H03M1/466 , H03M1/06 , H03M1/0695 , H03M1/468 , H03M1/26
Abstract: 本发明涉及一种半导体装置。根据本发明的半导体装置具有电容DAC(数模转换器)电路以及比较器。所述电容DAC电路包括：第一电容器，向其给予输入信号并且第一电容器中每个电容器均具有对应于待转换的位的权重的电容值；以及第二电容器，向其给予公共电压并且其电容值之和与所述第一电容器的电容值相等。进一步，所述第二电容器包括：冗余位电容器，其具有对应于冗余位的权重的电容值；以及调整电容器，调整电容器中每个电容器均具有通过从所述第二电容器的电容值之和中减去所述冗余位电容器的电容值所得的电容值。
-
公开(公告)号：CN104167996A
公开(公告)日：2014-11-26
申请号：CN201410204362.2
申请日：2014-05-14
Applicant: 瑞萨电子株式会社
CPC classification number: H03F3/2171 , H03F3/005 , H03F3/393 , H03F3/45179 , H03F3/45192 , H03F3/45762 , H03F3/45946 , H03F2200/264 , H03F2200/271 , H03F2200/375 , H03F2200/408 , H03F2200/411 , H03F2200/81 , H03F2203/45012 , H03F2203/45028 , H03F2203/45116 , H03F2203/45136 , H03F2203/45138 , H03F2203/45174 , H03F2203/45212 , H03F2203/45512 , H03F2203/45528 , H03F2203/45558 , H03F2203/45594 , H03F2203/45601 , H03F2203/45604 , H03F2203/45631 , H03F2203/45632 , H03F2203/45634 , H03F2203/45641 , H03F2203/45681 , H03F2203/45698 , H03F2203/45726
Abstract: 本发明提供了一种信号处理电路、分解器数字转换器和多路径嵌套镜像放大器，该信号处理电路包括：斩波放大器，其具有放大差分输入信号Vsp(t)和Vsm(t)的差分放大器电路；以及加法器电路，其通过将斩波放大器生成的斩波器输出信号Vsub(t)相加来生成相加信号Vfil(t)。针对每个第一相位时段和第二相位时段而互换向差分放大器电路中输入的差分信号，并且加法器电路通过将在第一相位时段中和在第二相位时段中的斩波器输出信号相加来生成相加信号。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.022 seconds)
