-
公开(公告)号:CN102208429B
公开(公告)日:2015-06-17
申请号:CN201110082503.4
申请日:2011-03-30
Applicant: 瑞萨电子株式会社
CPC classification number: H01L43/08 , H01L27/228 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2924/13091 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
Abstract: 提供一种阻挡外部磁场的磁屏蔽效果优良的半导体器件和半导体器件组件。该半导体器件包括:层间绝缘膜,形成为覆盖半导体衬底的主表面之上形成的切换元件;平板状引出布线;耦合布线,将引出布线与切换元件相互耦合;以及磁阻元件,包括磁化定向可变的磁化自由层并且形成于引出布线之上。该半导体器件具有可以用来改变磁化自由层的磁化状态的布线和另一布线。在多个磁阻元件布置于其中的存储器单元区域中,布置于磁阻元件上方的第一高导磁率膜从存储器单元区域一直延伸到作为除了存储器单元区域之外的区域的外围区域。
-
公开(公告)号:CN106558588B
公开(公告)日:2022-02-22
申请号:CN201610686046.2
申请日:2016-08-18
Applicant: 瑞萨电子株式会社
IPC: H01L27/11585 , H01L21/8239
Abstract: 本发明提供一种半导体装置,用于提高半导体装置的性能,具有半导体基板、形成于半导体基板的上表面的元件隔离膜以及鳍片,该鳍片是半导体基板的一部分,贯通元件隔离膜而沿与半导体基板的上表面垂直的方向突出,具有在上表面的第一方向上彼此相对的侧面和将相对的侧面连结的主面,并沿与第一方向正交的第二方向延伸。还具有:控制栅电极,隔着栅极绝缘膜而配置在侧面上,并沿第一方向延伸;以及存储栅电极,隔着包含电荷蓄积层的栅极绝缘膜而配置在侧面上,并沿第一方向延伸。并且,在与上表面正交的方向上,存储栅电极与侧面重叠的重叠长度比控制栅电极与侧面重叠的重叠长度小。
-
公开(公告)号:CN102208429A
公开(公告)日:2011-10-05
申请号:CN201110082503.4
申请日:2011-03-30
Applicant: 瑞萨电子株式会社
CPC classification number: H01L43/08 , H01L27/228 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/48247 , H01L2924/13091 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
Abstract: 提供一种阻挡外部磁场的磁屏蔽效果优良的半导体器件和半导体器件组件。该半导体器件包括:层间绝缘膜,形成为覆盖半导体衬底的主表面之上形成的切换元件;平板状引出布线;耦合布线,将引出布线与切换元件相互耦合;以及磁阻元件,包括磁化定向可变的磁化自由层并且形成于引出布线之上。该半导体器件具有可以用来改变磁化自由层的磁化状态的布线和另一布线。在多个磁阻元件布置于其中的存储器单元区域中,布置于磁阻元件上方的第一高导磁率膜从存储器单元区域一直延伸到作为除了存储器单元区域之外的区域的外围区域。
-
公开(公告)号:CN107104115B
公开(公告)日:2021-11-26
申请号:CN201611225358.X
申请日:2016-12-27
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
Abstract: 本发明涉及一种半导体器件及其制造方法。实现了半导体器件性能的提高。一种半导体器件包括:n‑型半导体区,其形成在p型阱中;n型半导体区,其比n‑型半导体区更靠近半导体衬底的主表面设置;以及p‑型半导体区,其形成在n‑型半导体区和n型半导体区之间。n‑型半导体区中的净杂质浓度低于n型半导体区中的净杂质浓度。p‑型半导体区中的净杂质浓度低于p型阱中的净杂质浓度。
-
公开(公告)号:CN107104115A
公开(公告)日:2017-08-29
申请号:CN201611225358.X
申请日:2016-12-27
Applicant: 瑞萨电子株式会社
IPC: H01L27/146
CPC classification number: H01L27/14645 , H01L27/14603 , H01L27/1461 , H01L27/14612 , H01L27/1462 , H01L27/14621 , H01L27/14627 , H01L27/14643 , H01L27/14689 , H01L27/14698 , H01L31/1105 , H01L27/14609 , H01L27/14683
Abstract: 本发明涉及一种半导体器件及其制造方法。实现了半导体器件性能的提高。一种半导体器件包括:n‑型半导体区,其形成在p型阱中;n型半导体区,其比n‑型半导体区更靠近半导体衬底的主表面设置;以及p‑型半导体区,其形成在n‑型半导体区和n型半导体区之间。n‑型半导体区中的净杂质浓度低于n型半导体区中的净杂质浓度。p‑型半导体区中的净杂质浓度低于p型阱中的净杂质浓度。
-
公开(公告)号:CN106558588A
公开(公告)日:2017-04-05
申请号:CN201610686046.2
申请日:2016-08-18
Applicant: 瑞萨电子株式会社
IPC: H01L27/115 , H01L21/8234
CPC classification number: H01L27/11573 , H01L27/11565 , H01L29/42344 , H01L29/7851 , H01L29/792 , H01L2029/7857
Abstract: 本发明提供一种半导体装置,用于提高半导体装置的性能,具有半导体基板、形成于半导体基板的上表面的元件隔离膜以及鳍片,该鳍片是半导体基板的一部分,贯通元件隔离膜而沿与半导体基板的上表面垂直的方向突出,具有在上表面的第一方向上彼此相对的侧面和将相对的侧面连结的主面,并沿与第一方向正交的第二方向延伸。还具有:控制栅电极,隔着栅极绝缘膜而配置在侧面上,并沿第一方向延伸;以及存储栅电极,隔着包含电荷蓄积层的栅极绝缘膜而配置在侧面上,并沿第一方向延伸。并且,在与上表面正交的方向上,存储栅电极与侧面重叠的重叠长度比控制栅电极与侧面重叠的重叠长度小。
-
-
-
-
-