公开(公告)号：CN103295916B

公开(公告)日：2017-07-28

申请号：CN201310065893.3

申请日：2013-03-01

Applicant: 瑞萨电子株式会社

Inventor： 中条卓也 ,  田村政树 ,  高桥靖司 ,  大川启一 ,  梶原良一 ,  元脇成久 ,  宝藏寺裕之

IPC: H01L21/48 ,  H01L21/60 ,  H01L21/56 ,  H01L23/485

Abstract: 传统表面粗糙化镀敷技术不能总是改进引线框架与镀敷膜之间的粘合，其依赖于用于表面粗糙化镀敷的材料。通过刻蚀进行的传统表面粗糙化技术仅可以用于有限的材料制成的引线框架。因此，无法在金属构件例如引线框架与密封树脂之间实现改进的粘合。根据一实施例的半导体器件制造方法是：使用已经经历基材和其表面上镀敷的Zn的合金化处理的金属构件例如引线框架来执行树脂密封。

公开(公告)号：CN107134415A

公开(公告)日：2017-09-05

申请号：CN201710511943.4

申请日：2013-03-01

Applicant: 瑞萨电子株式会社

Inventor： 中条卓也 ,  田村政树 ,  高桥靖司 ,  大川启一 ,  梶原良一 ,  元脇成久 ,  宝藏寺裕之

IPC: H01L21/60 ,  H01L23/495

Abstract: 本公开涉及半导体器件及其制造方法。传统表面粗糙化镀敷技术不能总是改进引线框架与镀敷膜之间的粘合，其依赖于用于表面粗糙化镀敷的材料。通过刻蚀进行的传统表面粗糙化技术仅可以用于有限的材料制成的引线框架。因此，无法在金属构件例如引线框架与密封树脂之间实现改进的粘合。根据一实施例的半导体器件制造方法是：使用已经经历基材和其表面上镀敷的Zn的合金化处理的金属构件例如引线框架来执行树脂密封。

公开(公告)号：CN103295916A

公开(公告)日：2013-09-11

申请号：CN201310065893.3

申请日：2013-03-01

Applicant: 瑞萨电子株式会社

Inventor： 中条卓也 ,  田村政树 ,  高桥靖司 ,  大川启一 ,  梶原良一 ,  元脇成久 ,  宝藏寺裕之

IPC: H01L21/48 ,  H01L21/60 ,  H01L21/56 ,  H01L23/485

Abstract: 传统表面粗糙化镀敷技术不能总是改进引线框架与镀敷膜之间的粘合，其依赖于用于表面粗糙化镀敷的材料。通过刻蚀进行的传统表面粗糙化技术仅可以用于有限的材料制成的引线框架。因此，无法在金属构件例如引线框架与密封树脂之间实现改进的粘合。根据一实施例的半导体器件制造方法是：使用已经经历基材和其表面上镀敷的Zn的合金化处理的金属构件例如引线框架来执行树脂密封。

公开(公告)号：CN101908530B

公开(公告)日：2015-02-25

申请号：CN201010198397.1

申请日：2010-06-04

Applicant: 瑞萨电子株式会社

Inventor： 武藤晃 ,  町田勇一 ,  小池信也 ,  藤城敦 ,  田村政树

IPC: H01L25/07 ,  H01L21/50

Abstract: 本发明涉及半导体装置。减小了半导体装置的尺寸。将其中形成有功率MOSFET的半导体芯片放置在其中形成有另一功率MOSFET的半导体芯片之上，并用包封树脂部分将其密封。半导体芯片被布置为使得上半导体芯片不与位于下半导体芯片的栅极焊盘电极正上方的区域重叠。半导体芯片在尺寸上是相同的，并且下半导体芯片和上半导体芯片各自的源极焊盘电极和栅极焊盘电极在形状和布置上是相同的。下半导体芯片和上半导体芯片被布置为使得其各自的中心彼此偏移。

公开(公告)号：CN101908530A

公开(公告)日：2010-12-08

申请号：CN201010198397.1

申请日：2010-06-04

Applicant: 瑞萨电子株式会社

Inventor： 武藤晃 ,  町田勇一 ,  小池信也 ,  藤城敦 ,  田村政树

IPC: H01L25/07 ,  H01L21/50

Abstract: 本发明涉及半导体装置。减小了半导体装置的尺寸。将其中形成有功率MOSFET的半导体芯片放置在其中形成有另一功率MOSFET的半导体芯片之上，并用包封树脂部分将其密封。半导体芯片被布置为使得上半导体芯片不与位于下半导体芯片的栅极焊盘电极正上方的区域重叠。半导体芯片在尺寸上是相同的，并且下半导体芯片和上半导体芯片各自的源极焊盘电极和栅极焊盘电极在形状和布置上是相同的。下半导体芯片和上半导体芯片被布置为使得其各自的中心彼此偏移。