公开(公告)号：CN104766787B

公开(公告)日：2019-09-27

申请号：CN201510005100.8

申请日：2015-01-06

Applicant: 瑞萨电子株式会社

Inventor： 萩原琢也 ,  村田龙纪 ,  田所昌洋

IPC: H01L21/027

Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。

公开(公告)号：CN104766787A

公开(公告)日：2015-07-08

申请号：CN201510005100.8

申请日：2015-01-06

Applicant: 瑞萨电子株式会社

Inventor： 萩原琢也 ,  村田龙纪 ,  田所昌洋

IPC: H01L21/027

Abstract: 本发明的各个实施例涉及制造半导体集成电路器件的方法。在45nm技术节点之后的高NA的ArF液体浸没式曝光中，特别是在诸如接触步骤的微细加工步骤中，经常发生接触孔等的直径的变化。在多层抗蚀剂与待在接触步骤等步骤中被处理的绝缘膜之间插入基于氮化硅绝缘膜。这可以减少接触孔在接触步骤等步骤中的直径变化。

公开(公告)号：CN102263058A

公开(公告)日：2011-11-30

申请号：CN201110040222.2

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3105 ,  H01L21/033

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。

公开(公告)号：CN101090067B

公开(公告)日：2011-04-06

申请号：CN200710109002.4

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/027 ,  H01L21/768 ,  G03F7/00

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。

公开(公告)号：CN102263058B

公开(公告)日：2014-02-26

申请号：CN201110040222.2

申请日：2007-06-12

Applicant: 瑞萨电子株式会社

Inventor： 石桥健夫 ,  米仓和贤 ,  田所昌洋 ,  吉川和范 ,  小野良治

IPC: H01L21/768 ,  H01L21/311 ,  H01L21/3105 ,  H01L21/033

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31058 ,  H01L21/31155 ,  H01L21/76808 ,  H01L21/76825 ,  H01L21/76826

Abstract: 本发明涉及一种半导体装置的制造方法，其目的在于，降低被加工膜的加工性状的恶化及图案的皲裂，忠实于设计，且也可以适用于双嵌入式工序等。包括：通过在被加工膜(2)上进行膜的涂敷、加热硬化，形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5)，并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序；在加工用掩模层上涂敷曝光用抗蚀膜，进行曝光显影，由此形成抗蚀图(6)，以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序；以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。