公开(公告)号：CN105374828B

公开(公告)日：2021-01-26

申请号：CN201510505825.3

申请日：2015-08-17

Applicant: 瑞萨电子株式会社

Inventor： 冈垣健 ,  涩谷宏治 ,  薮内诚 ,  津田信浩

IPC: H01L27/12 ,  H01L29/78

Abstract: 谋求具有FINFET的半导体器件的省面积化。分别通过2个局域互连部(LIC2)将n沟道型的FINFET(NFT)和p沟道型的FINFET(PFT)的漏极区域(Dp、Dn)从栅电极(GE)与其相邻的虚设栅极(DG)之间的Y栅格(YG2)引出到其相邻的Y栅格(YG3)。并且，用在Y栅格(YG3)沿X方向延伸的局域互连部(LIC1)将这些局域互连部(LIC2)之间连接。根据这样的单元布局，通过局域互连部(LIC1)的配置，虽然栅格数增加了一个，但能够缩短X方向的长度。结果，能够确保局域互连部(LIC1，LIC2)间的空间，并谋求单位单元的单元面积的缩小化。

公开(公告)号：CN105374828A

公开(公告)日：2016-03-02

申请号：CN201510505825.3

申请日：2015-08-17

Applicant: 瑞萨电子株式会社

Inventor： 冈垣健 ,  涩谷宏治 ,  薮内诚 ,  津田信浩

IPC: H01L27/12 ,  H01L29/78

Abstract: 谋求具有FINFET的半导体器件的省面积化。分别通过2个局域互连部(LIC2)将n沟道型的FINFET(NFT)和p沟道型的FINFET(PFT)的漏极区域(Dp、Dn)从栅电极(GE)与其相邻的虚设栅极(DG)之间的Y栅格(YG2)引出到其相邻的Y栅格(YG3)。并且，用在Y栅格(YG3)沿X方向延伸的局域互连部(LIC1)将这些局域互连部(LIC2)之间连接。根据这样的单元布局，通过局域互连部(LIC1)的配置，虽然栅格数增加了一个，但能够缩短X方向的长度。结果，能够确保局域互连部(LIC1，LIC2)间的空间，并谋求单位单元的单元面积的缩小化。

公开(公告)号：CN101656253B

公开(公告)日：2013-12-11

申请号：CN200910165463.2

申请日：2009-08-18

Applicant: 瑞萨电子株式会社

Inventor： 津田信浩 ,  西卷秀克 ,  大村浩史 ,  吉福裕子

IPC: H01L27/04 ,  H01L23/528

CPC classification number: H01L27/0928 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/11803 ,  H01L27/11898

Abstract: 本发明提供一种半导体器件。pMIS区域形成在沿着第一方向(X)经过多个标准单元(Cff)的每一个的边界(BR)与第一外边(OTp)之间。nMIS区域形成在边界(BR)与第二外边(OTn)之间。电源布线(VD)和接地布线(VS)分别沿着第一外边和第二外边(OTp、OTn)延伸。多条pMIS布线(MIp)和多条nMIS布线(Min)分别被配置在沿着第一方向(X)延伸且沿着第二方向(Y)以一定的间距(Pmin)配置的多条第一假想线(VLp)和多条第二假想线(VLn)上。多条第一假想线(VLp)中最接近边界(BR)的线与多条第二假想线(VLn)中最接近边界(BR)的线之间的间隔大于一定的间距(Pmin)。

公开(公告)号：CN101388391B

公开(公告)日：2012-07-11

申请号：CN200810176909.7

申请日：2008-07-25

Applicant: 瑞萨电子株式会社

Inventor： 津田信浩

IPC: H01L27/02 ,  H01L23/528

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置。CMOS反相器NT1、PT1包含在标准单元(51a)中。电源线电连接到CMOS反相器NT1、PT1，并且具有下层布线(32a)、(32b)以及上层布线(34c)、(34d)。下层布线(32a)、(32b)在沿着彼此相邻的标准单元(51a)的边界在边界上延伸。对于上层布线(34c)、(34d)来说，在平面图中与下层布线(32a)、(32b)相比位于标准单元(51a)的内侧。CMOS反相器NT1、PT1通过上层布线(34c)、(34d)电连接到下层布线(32a)、(32b)。由此，得到能够兼顾高速化以及高集成化这两者的半导体装置。