公开(公告)号：CN101656253B

公开(公告)日：2013-12-11

申请号：CN200910165463.2

申请日：2009-08-18

Applicant: 瑞萨电子株式会社

Inventor： 津田信浩 ,  西卷秀克 ,  大村浩史 ,  吉福裕子

IPC: H01L27/04 ,  H01L23/528

CPC classification number: H01L27/0928 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/11803 ,  H01L27/11898

Abstract: 本发明提供一种半导体器件。pMIS区域形成在沿着第一方向(X)经过多个标准单元(Cff)的每一个的边界(BR)与第一外边(OTp)之间。nMIS区域形成在边界(BR)与第二外边(OTn)之间。电源布线(VD)和接地布线(VS)分别沿着第一外边和第二外边(OTp、OTn)延伸。多条pMIS布线(MIp)和多条nMIS布线(Min)分别被配置在沿着第一方向(X)延伸且沿着第二方向(Y)以一定的间距(Pmin)配置的多条第一假想线(VLp)和多条第二假想线(VLn)上。多条第一假想线(VLp)中最接近边界(BR)的线与多条第二假想线(VLn)中最接近边界(BR)的线之间的间隔大于一定的间距(Pmin)。