公开(公告)号：CN107799152A

公开(公告)日：2018-03-13

申请号：CN201710790601.0

申请日：2017-09-05

Applicant: 瑞萨电子株式会社

Inventor： 斋藤朋也 ,  藤户正道 ,  安藤公一 ,  桥本孝司

IPC: G11C16/34

CPC classification number: G06F11/0727 ,  G06F11/073 ,  G06F11/0793 ,  G06F2212/72 ,  G11C16/28 ,  G11C16/3431 ,  G11C29/50004

Abstract: 本发明提供一种闪速存储器，其可以在读取错误发生之前的适当时间执行刷新操作。控制器执行第一读取操作，其中使作为读取目标的存储器单元取出位线中的一个的电位，使位线电位控制器以第一速度取出另一个位线的电位，并且同时使读出放大器读取数据；第二读取操作，其中使作为读取目标的存储器单元取出位线中的一个的电位，使位线电位控制器以比第一速度快的第二速度取出另一个位线的电位，并且同时使读出放大器读取数据；以及刷新操作，其中当通过第一读取操作读取的数据与通过第二读取操作读取的数据被确定为不同时，存储在作为读取目标的存储器单元中的数据被重写。

公开(公告)号：CN117594467A

公开(公告)日：2024-02-23

申请号：CN202310765711.7

申请日：2023-06-27

Applicant: 瑞萨电子株式会社

Inventor： 安藤公一 ,  波多俊幸 ,  北市幸佑 ,  冈浩伟

IPC: H01L21/66 ,  H01L21/304

Abstract: 本公开涉及一种制造半导体器件的方法。在划片步骤中出现裂纹的情况下，可以抑制裂纹向元件区域发展。在半导体晶片的主表面中形成第一划线区域和第二划线区域，第一划线区域和第二划线区域两者都限定元件区域。在第一划线区域中，形成评估深沟槽组，评估深沟槽组包括评估深沟槽‑第一部分和评估深沟槽‑第二部分。评估深沟槽‑第一部分被形成在第一区域中。在位于第一区域和元件区域之间的第二区域中，评估深沟槽‑第二部分具有在X轴方向上的宽度，并且被形成为在Y轴方向上延伸的条形。

公开(公告)号：CN112992852A

公开(公告)日：2021-06-18

申请号：CN202011386134.3

申请日：2020-12-01

Applicant: 瑞萨电子株式会社

Inventor： 久保俊次 ,  安藤公一 ,  井尾英治 ,  田岛英幸 ,  饭田哲也

IPC: H01L23/522 ,  H01L27/06 ,  H01L23/367

Abstract: 本公开涉及一种半导体器件。该半导体器件包括基座构件、多层布线层和第一电阻元件。多层布线层被形成在基座构件上。第一电阻元件被形成在多层布线层中。第一电阻元件包括第一导电部分、第二导电部分和第三导电部分。第二导电部分被形成在第一导电部分之上。第三导电部分将第一导电部分和第二导电部分彼此电连接。第三导电部分在沿基座构件的表面的第一方向上的长度，大于第三导电部分在沿基座构件的表面的第二方向上的长度，并且第二方向垂直于第一方向。